Erfolgreiche ePaper selbst erstellen
Machen Sie aus Ihren PDF Publikationen ein blätterbares Flipbook mit unserer einzigartigen Google optimierten e-Paper Software.
封面专题<br />
前几代产品的系统性能的基础上提升两<br />
倍以上。<br />
作 为 低 成 本 市 场 上 S p a r t a n - 6<br />
FPGA 的平稳过渡,新款 ArtixTM-7 系列<br />
将面向低成本、低功耗应用在价格、功耗<br />
和小尺寸方面引领整个行业。<br />
三个系列中的最后一个系列完美地<br />
填补了高端的 Virtex-7 和低端的 Artix-7<br />
之间的空白。KintexTM-7 具有优异的性<br />
价比优势,是赛灵思用于替代主流 ASIC<br />
和 ASSP 的平台。<br />
2x Price /<br />
Performance<br />
ASICs/ASSP<br />
Market<br />
赛灵思可编程平台开发高级副总裁<br />
Victor Peng 预计,像 Kintex-7 这样的中<br />
坚产品便于赛灵思提供综合而完整的产<br />
品系列,从而适用于更多的应用。<br />
Peng 表示:“以前,为了填补中端<br />
市场,赛灵思需要同时开发一款 Spartan<br />
的高性能、大容量版本和一款 Virtex 的<br />
低成本、小容量和低性能版本。但是<br />
Spartan 和 Virtex 在架构、IP 和引脚数量<br />
方面存在显著差异。现在,Artix、Kintex<br />
和 Virtex 系列均采用统一的 7 系列架构,<br />
6 赛灵思中国通讯 37 期<br />
2x System<br />
Performance<br />
40nm<br />
FPGA<br />
Market<br />
2x Power<br />
Reduction<br />
客户能够更加方便地在系列间移植设计,<br />
让其 IP 投资发挥出更大的成效。”<br />
因为可扩展式处理平台(EPP)和<br />
7 系列器件均使用相同的 Virtex 逻辑架<br />
构结构,客户还可以把 7 系列上的设计<br />
块移植到即将发布的 EPP 逻辑部分(详<br />
见《Xcell 杂志》第 71 期封面报道:http://<br />
www.xilinx.com/publications/archives/<br />
xcell/Xcell71.pdf)。此外,该通用逻辑架<br />
构还支持 ARM AXI4(高级可扩展接口)<br />
协议。这意味着赛灵思的内部 IP 开发人<br />
7 Series<br />
(28nm)<br />
图1 — 赛灵思最新 7 系列进一步丰富了 FPGA 产品<br />
员和数以百计的 IP 合作伙伴可以更加方<br />
便地就赛灵思 FPGA 选用并实施兼容于<br />
AXI 的 IP。如果许多客户已经构建了兼<br />
容于 AXI 的 IP,这样就能更加便于把设<br />
计从 ASIC 或者 ASSP 移植到 7 系列<br />
FPGA。<br />
2.5x<br />
Capacity<br />
Peng 指出,除了能够给客户和 IP<br />
合作伙伴带来重大优势,该统一架构还<br />
能让赛灵思今后的开发工作更加重点突<br />
出、分工明确。Peng 表示:“这意味着我<br />
们的企业可以一次性完成相关工作。”<br />
28nm HPL:功耗、容量和性能的完美<br />
组合<br />
随着新款 7 系列的推出,赛灵思通<br />
过与台湾晶圆厂 TSMC 合作,引入了最<br />
新优化的高 k 金属门(HKMG)高性能、<br />
低功耗(HPL)工艺,完成了制造策略的<br />
调整,使之进一步与现代 IC 设计的实际<br />
情况相结合。<br />
过去,FPGA 厂商都是在晶圆厂<br />
推出最新的半导体工艺之后,立即在其<br />
性能最高的变种上实施设计。不过,从<br />
90nm 工艺开始,漏电就成为一个严重的<br />
问题。而且该问题针对 65nm 和 40nm<br />
更为严重。在 28nm 工艺节点上,如果<br />
不加以处理,漏电电流将占器件功耗的<br />
50% 以上。除了在器件没有工作的时候<br />
还耗用电力,运行时的漏电电流还会产<br />
生额外的热量,而这种热量会进而加重<br />
漏电。特别是对连续使用的高性能应用<br />
而言,这种恶性循环会缩短器件的寿命,<br />
导致灾难性的 IC 故障。这会严重影响在<br />
给定应用中使用 FPGA 的可行性以及系<br />
统的可靠性。<br />
在限制 28nm 的高性能工艺的漏<br />
电问题上,晶圆厂已经取得了重大进展。<br />
赛灵思与其新的晶圆厂合作伙伴 TSMC<br />
合作,针对 7 系列对该厂的新款 HKMG<br />
HPL 工艺进行了优化,重点是在缩小几<br />
何尺寸的同时提高容量和系统性能,同<br />
时降低功耗。<br />
Peng 表示,通过用 HPL 工艺取代<br />
HP 工艺,赛灵思可以将功耗降低 50%,<br />
而性能方面的降幅只有 3%。通过融合<br />
HPL 工艺与在 7 系列中实现的综合性强<br />
化节能措施,与上一代密度相同的产品<br />
相比,可以让总体能耗下降 50%。<br />
Peng 表示, 50% 的能耗下降可以<br />
带给设计小组两个选择:“在 7 系列中以<br />
此前一半的功耗实现类似规模的 Virtex-6<br />
或者 Spartan-6 设计,或者在 [ 新 ] 设计