11.10.2013 Aufrufe

Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL

MEHR ANZEIGEN
WENIGER ANZEIGEN

Sie wollen auch ein ePaper? Erhöhen Sie die Reichweite Ihrer Titel.

YUMPU macht aus Druck-PDFs automatisch weboptimierte ePaper, die Google liebt.

<strong>Hardware</strong>-<strong>Entwurf</strong> <strong>mit</strong> <strong>VHDL</strong><br />

Prof. Dr.-Ing. Stefan Wolter Elektrotechnik und Informatik<br />

---------------------------------------------------------------<br />

CONFIGURATION tb_nand2_1_cfg OF tb_nand2 IS<br />

FOR strategy_1<br />

FOR mut : nand2_socket<br />

USE ENTITY work.nand2 (RTL)<br />

PORT MAP (input1,<br />

END FOR;<br />

END FOR;<br />

END tb_nand2_1_cfg;<br />

input2,<br />

output);<br />

---------------------------------------------------------------<br />

Alternativ dazu können für die Stimulierzeugung auch mehrere Einzelanweisungen verwendet werden.<br />

Dann ist das „Transport-Verzögerungsmodell“ einzusetzen, da sonst durch das „Inertial-Verzögerungsmodell“<br />

die vorhergehenden Signalwechsel gelöscht werden.<br />

Beispiel: Modell 2 für die Architektur der Testbench des NAND-Gatters<br />

---------------------------------------------------------------------------<br />

ARCHITECTURE strategy_2 OF nand2_tb IS<br />

...<br />

BEGIN<br />

...<br />

single_step_stimuli_generation : PROCESS<br />

BEGIN<br />

-- Stimulibeschreibung zum Zeitnullpunkt in einzelnen Anweisungen<br />

...<br />

(a,b)

Hurra! Ihre Datei wurde hochgeladen und ist bereit für die Veröffentlichung.

Erfolgreich gespeichert!

Leider ist etwas schief gelaufen!