Aufrufe
vor 4 Jahren

Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL Prof. Dr.-Ing. Stefan Wolter Elektrotechnik und Informatik Beispiel: Modell 3 für die Architektur der Testbench des NAND-Gatters -------------------------------------------------------------------------- ARCHITECTURE strategy_3 OF nand2_tb IS ... BEGIN ... ... single_step_stimuli_generation : PROCESS BEGIN -- Stimulibeschreibung zum entsprechenden Zeitpunkt WAIT FOR 10 ns; (a,b)

Hardware-Entwurf mit VHDL Prof. Dr.-Ing. Stefan Wolter Elektrotechnik und Informatik WAIT FOR 2 ns; ASSERT c='1' REPORT "wrong_result" SEVERITY FAILURE; WAIT FOR 8 ns; (a,b)

Verification.pdf
VHDL Kompakt - CES
Schaltungsdesign mit VHDL
VHDL Einführung
VHDL Design Guidelines