Aufrufe
vor 4 Jahren

Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL Prof. Dr.-Ing. Stefan Wolter Elektrotechnik und Informatik Die Testbench enthält eine nebenläufige Signalzuweisung für die Erzeugung des Resetsignals. Das low-aktive Resetsignal wird in dieser Zuweisung zum Zeitnullpunkt zunächst auf ’1’ gelegt. Nach einer Zeitdauer, die von den als Konstanten vordefinierten Zeitwerten HALFCLK und DELAY abhängt, wird das Resetsignal aktiv, um nach einer weiteren vordefinierten Zeitdauer wieder inaktiv zu werden. Die Erzeugung des Taktsignals erfolgt in einem einfachen Prozess, in dem das Taktsignal nach jeweils der vordefinierten halben Taktperiode HALFCLK seinen Wert wechselt. Das Enable-Signal wird in einem Prozess pseudozufällig variiert. 3.4 Testbenches mit Datei Ein- und Ausgabe Etwaige Änderungen an den Stimuli- und/oder Antwortdaten erfordern für die oben gezeigten Testbenches ein erneutes Übersetzen der betroffenen VHDL-Beschreibungen. Darüberhinaus ist die Vorgehensweise für eine große Zahl von komplexen Stimuli- und Antwortdaten wenig praktikabel. Für den flexiblen Aufbau von Testbenches können Dateien verwendet werden. Zu beachten ist, dass Dateien aber nur sequentiell gelesen oder geschrieben werden können. 3.4.1 Definition von Datei-Datentypen und Deklaration von Dateien Dateien sind neben Konstanten, Variablen und Signalen die vierte Objektklasse in VHDL. Wie für alle anderen Objekte müssen für Dateien Datentypen definiert und dafür Objekte deklariert werden. - Syntax für die Definition von Datei-Datentypen: TYPE file_type_name IS FILE OF element_type; -- file_type_name: Name des Filetyps -- element_type: Datentyp der Elemente der Datei (Basistypen oder benutzerdefinierte Typen) Beispiel: TYPE integer_file IS FILE OF integer; - Syntax von VHDL-87 für die Deklaration von Dateien: FILE file_name : file_type_name IS IN ’’physical_file_name’’; FILE file_name : file_type_name IS OUT ’’physical_file_name’’; -- file_name: Dateiname im VHDL-Modell -- physical_file_name: physikalischer Name der Datei (evtl. mit Pfadangabe im Dateisystem) -- file_type_name: Datentyp der Datei VHDL - SIMULATION 103

Hardware-Entwurf mit VHDL Prof. Dr.-Ing. Stefan Wolter Elektrotechnik und Informatik Da Files nur gelesen oder geschrieben werden können, muß der Modus angegeben werden. Bei IN ist nur Lesen, bei OUT nur Schreiben möglich. Bei Dateien ist kein INOUT möglich. Beispiel: FILE output : integer_file IS OUT ’’/home/vhdl/trace.out’’; - Syntax ab VHDL-93 für die Deklaration von Dateien: FILE file_name : file_type_name OPEN file_open_kind IS ’’physical_file_name’’; -- file_name: Dateiname im VHDL-Modell -- file_open_kind (Bearbeitungsmodus) = read_mode, write_mode oder append_mode -- file_type_name: Datentyp des Files Über den anzugebenden Bearbeitungsmodus file_open_kind wird festgelegt, ob die Datei zum Lesen (read_mode), zum Schreiben (write_mode) oder zum Anhängen (append_mode) geöffnet wird. Der Bearbeitungsmodus ist im Package standard als Aufzählungstyp definiert. Beispiel: TYPE ethernet_pakete IS FILE OF ethernet_frame_format; FILE ablage : ethernet_pakete OPEN write_mode IS ’’puffer.dat’’; Mit der Definition eines Datei-Datentyps werden implizit Funktionen bzw. Prozeduren zur Verfügung gestellt. Im Standard von 1987 sind dies READ, WRITE und ENDFILE. Die oben dargestellte Syntax für die Deklaration von Files bewirkt, daß Files bei der Erzeugung automatisch geöffnet werden. Ab dem Standard von 1993 kann das Öffnen und Schließen von Files durch die beiden Prozeduren FILE_OPEN und FILE_CLOSE gesteuert werden. 3.4.2 Zugriff auf typspezifische Dateien Typspezifische Files sind Dateien, die nur Daten eines einzigen Typs beeinhalten (z.B. integer oder bit_vector). Bei typspezifischen Files wird zwischen Objekten fester und unbestimmter Größe unterschieden. Prozeduren zum Lesen: READ (file_name, object_name); READ (file_name, object_name, length); Beide Prozeduren lesen Daten aus dem File file_name in die Variable object_name. Das Einlesen erfolgt streng sequentiell. Das Zielobjekt object_name muß typkonform sein. Für ein einzulesendes Objekt mit einem unbeschränkten Typ, stellt die 2. Variante die Länge (length) des tatsächlich gelesenen Vektors zur Verfügung. VHDL - SIMULATION 104

Hardwarebeschreibungssprachen - Integrated Circuits and Systems ...
Entwurf digitaler Schaltungen (F1) Modellbildung und ... - TU Clausthal
Klausur - Hardware-Entwurf / VHDL - Technik
Was ist VHDL? V: very high speed integrated circuit HDL hardware ...
Eine Einführung in die Schaltungsent- wicklung mit VHDL
FPGA-Einführung und Hardwareentwurf mit VHDL von ... - Technik
Schaltungsdesign mit VHDL
VHDL Kurzreferenz Aufbau eines VHDL Moduls Bibliotheken ...
VHDL Kurzbeschreibung - Homepage of www.emmelmann.org
VHDL - Grundelemente - Friedrich-Alexander-Universität Erlangen ...
VHDL -- Grundelemente - Friedrich-Alexander-Universität Erlangen ...
VHDL-Crash-Kurs (PDF) - Friedrich-Alexander-Universität Erlangen ...
VHDL-Grundlagen - Eingebettete Systeme - Goethe-Universität
VHDL-Grundlagen - Technische Informatik an der Universität Frankfurt
VHDL-Grundlagen - Technische Informatik an der Universität Frankfurt
VHDL -- Simulation - Friedrich-Alexander-Universität Erlangen ...
Entwicklung eines 8 Bit RISC Prozessors mit VHDL