Aufrufe
vor 5 Jahren

Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL Prof. Dr.-Ing. Stefan Wolter Elektrotechnik und Informatik Für nur vorzeichenlose oder nur vorzeichenbehaftete Operationen mit dem Datentyp std_logic_vector stellen die Packages std_logic_unsigned und std_logic_signed von Synopsys überladene Operatoren zur Verfügung. In diesem Fall muß auf die Auswahl des Packages geachtet werden. Für vorzeichenlose Operationen ist das Package std_logic_unsigned mittels USE IEEE.STD_LOGIC_UNSIGNED.ALL; -- nur vorzeichenlose Operationen für std_logic_vector und für vorzeichenbehaftete Operationen ist das Package std_logic_signed mittels USE IEEE.STD_LOGIC_SIGNED.ALL; -- nur vorzeichenbehaftete Operatoren für std_logic_vector einzubinden. Müssen innerhalb einer Architektur vorzeichenbehaftete und vorzeichenlose Operationen ausgeführt werden, so sind die Datentypen unsigned und signed zu verwenden und entweder das Package std_logic_arith oder das Package numeric_std einzubinden: USE IEEE. STD_LOGIC_ARITH.ALL; -- Operationen für unsigned und signed USE IEEE. NUMERIC_STD.ALL; -- Operationen für unsigned und signed Die im Package numeric_std vordefinierten Operatoren für unsigned und signed sind: - Arithmetische Operatoren: - + und - - abs, Vorzeichen + und - (nur für signed) - * und / - rem und mod - Relationale Operatoren: =, /=, = - Shift- und Rotations-Operatoren: - SHIFT_LEFT und SHIFT_RIGHT - ROTATE_LEFT und ROTATE_RIGHT - Logik-Operatoren: not, and, or, nand, nor, xor, xnor Die einzelnen Varianten der überladenen Operatoren sind dem Package zu entnehmen. WEITERE DATENTYPEN 117

Hardware-Entwurf mit VHDL Prof. Dr.-Ing. Stefan Wolter Elektrotechnik und Informatik 4.4 Zusammenstellung der wichtigsten Anwendungen Die folgende Tabelle stellt die wichtigsten Anwendungen der im Kapitel 4 behandelten Datentypen zusammen. Datentyp Wichtigste Anwendungsbereiche std_ulogic bzw. std_ulogic_vector std_logic bzw. std_logic_vector unsigned bzw. signed • Für Logik mit Tri-State-Ausgängen • Falls für Minimierung Don’t care verwendet werden soll • Wenn der Anfangszustand von Signalen explizit auf einen definierten Wert gesetzt werden soll • Falls für jedes Signal maximal nur ein Treiber existieren darf • Wie für std_ulogic bzw. std_ulogic_vector und falls Signale mehrere Treiber haben dürfen • Falls vorzeichenlose oder vorzeichenbehaftete Arithmetik in der gleichen ARCHITECTURE vorkommt • Package STD_LOGIC_UNSIGNED oder Package STD_LOGIC_SIGNED notwendig • Falls vorzeichenlose und vorzeichenbehaftete Arithmetik in der gleichen ARCHITECTURE vorkommt • Package STD_LOGIC_ARITH oder Package NUMERIC_STD notwendig Tabelle 4.3: Wichtigste Anwendungen der im Kapitel 4 behandelten Datentypen WEITERE DATENTYPEN 118

Hardwarebeschreibungssprachen - Integrated Circuits and Systems ...
Entwurf digitaler Schaltungen (F1) Modellbildung und ... - TU Clausthal
Klausur - Hardware-Entwurf / VHDL - Technik
Was ist VHDL? V: very high speed integrated circuit HDL hardware ...
Eine Einführung in die Schaltungsent- wicklung mit VHDL
FPGA-Einführung und Hardwareentwurf mit VHDL von ... - Technik
Schaltungsdesign mit VHDL
VHDL Kurzreferenz Aufbau eines VHDL Moduls Bibliotheken ...
VHDL Kurzbeschreibung - Homepage of www.emmelmann.org
VHDL -- Grundelemente - Friedrich-Alexander-Universität Erlangen ...
VHDL-Crash-Kurs (PDF) - Friedrich-Alexander-Universität Erlangen ...
VHDL - Grundelemente - Friedrich-Alexander-Universität Erlangen ...
VHDL-Grundlagen - Eingebettete Systeme - Goethe-Universität
VHDL-Grundlagen - Technische Informatik an der Universität Frankfurt
VHDL-Grundlagen - Technische Informatik an der Universität Frankfurt
Лабораторная работа №19 - Кафедра информационных ...
Entwicklung und Inbetriebnahme eines VHDL-basierten ...