Aufrufe
vor 4 Jahren

Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL Prof. Dr.-Ing. Stefan Wolter Kapitel 5 Überblick zur Hardware-Synthese 5.1 Synthesearten Elektrotechnik und Informatik Im folgenden betrachten wir die Struktursynthese, in der eine verhaltensorientierte, technologieunabhängige Entwurfsbeschreibung in eine (hierarchische) Struktur aus Komponenten umgesetzt wird. • Wesentliche Ziele der Synthese sind: - Verbesserung der Entwurfsqualität, - Verkürzung der Entwicklungszeit, - Sicherstellung der Testbarkeit. • Synthesearten: - Logiksynthese, - RT-Synthese, - Algorithmische Synthese. • Logiksynthese: Bei der Logiksynthese wird ein Logikmodell auf eine Struktur aus miteinander verbundenen Komponenten abgebildet. Dabei wird der kombinatorische Anteil der Logik minimiert. Die resultierende Struktur wird abhängig von Vorgaben und von Ressourcen optimiert. • RT-Synthese: Die RT-Synthese bildet ein RT-Modell auf die Logikebene ab. Sie ist die am häufigsten vorkommende Art der Struktursynthese. ÜBERBLICK ZUR HARDWARE-SYNTHESE 119

Hardware-Entwurf mit VHDL Prof. Dr.-Ing. Stefan Wolter Elektrotechnik und Informatik Die RT-Synthese beinhaltet die folgenden Schritte: 1. Übersetzung (translation) = Brücke zwischen RT- und Logikebene, 2. Optimierung (optimization) = technologiespezifische Transformationen, um Entwurfsziele wie minimale Fläche oder maximale Taktfrequenz zu erreichen. Ein Entwurf mit eingebetteter RT-Synthese beginnt mit einem validierten RT-Modell. Auf der Basis dieses Modells erfolgt dann die RT-Synthese. Nein RT-Synthese RT-Modell RT-Simulation Funktion ok? Übersetzung Optimierung Logiksimulation Funktion und Zeitverhalten ok? Layoutentwurf Abbildung 5.1: Entwurf mit eingebetteter RT-Synthese Die nach der Synthese gewonnene optimierte, technologiespezifische Gatternetzliste muß durch einen Vergleich mit dem ursprünglichen Modell durch Simulation auf Gatterebene (Logiksimulation) validiert werden. Falls die Funktionalität und/oder die gewünschten Optimierungsziele nicht erreicht wurden, muß entweder neu synthetisiert werden (mit veränderten Randbedingungen oder anderen Optimierungsmethoden) oder es muß ein neues RT-Modell entwickelt werden. ÜBERBLICK ZUR HARDWARE-SYNTHESE 120 Nein

Verification.pdf
VHDL Kompakt - CES
VHDL Einführung
Schaltungsdesign mit VHDL
VHDL Design Guidelines