Aufrufe
vor 4 Jahren

Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL Prof. Dr.-Ing. Stefan Wolter Elektrotechnik und Informatik • Algorithmische Synthese: Die algorithmische Synthese transformiert eine algorithmische Beschreibung (ohne Taktschema) in eine Struktur auf RT-Ebene. Die resultierende Architektur besteht aus einem Datenpfad mit zugehöriger FSM (endlicher Automat) für die Steuerung der Abläufe. Man nennt die algorithmische Synthese daher auch Architektursynthese. Die folgende Abbildung zeigt die prinzipielle Struktur der synthetisierten Architektur. Steuereingänge Dateneingänge FSM Datenpfad Steuerausgänge Abbildung 5.2: Endlicher Automat mit Datenpfad Bei der Compilierung der algorithmischen Beschreibung wird zunächst der Datenfluß und der Steuerfluß ermittelt. Auf dieser Grundlage erfolgt die Synthese des Datenpfades und des Controllers. Die folgende Abbildung skizziert den grundsätzlichen Ablauf der algorithmischen Synthese. Datenfluß Steuersignale Statussignale Algorithmische Beschreibung Compilierung Datenpfad-Synthese FSM-Synthese Architektur Datenausgänge Steuerfluß Abbildung 5.3: Ablauf der algorithmischen Synthese ÜBERBLICK ZUR HARDWARE-SYNTHESE 121

Hardware-Entwurf mit VHDL Prof. Dr.-Ing. Stefan Wolter Elektrotechnik und Informatik 5.2 Syntheseaufgaben Die Teilaufgaben im Zuge der Synthese stellen sich wie folgt dar: Abstraktionsebenen Algorithmusebene RT-Ebene Logikebene • Partitioning (Partitionierung): Abbildung 5.4: Teilaufgaben der Synthese Durch Partitionierung erfolgt eine Aufteilung des zu entwerfenden Systems in Einheiten. Die Aufteilung kann funktions- oder strukturorientiert sein, d.h. sie kann entweder mit oder ohne Zuordnung zu Hardwarekomponenten erfolgen. • Pipelining (Fließbandverarbeitung): Beim Pipelining wird die Durchlaufzeit von kombinatorischer Logik durch das Einbringen von Zwischenregistern (Pipelineregistern) verringert. Dabei werden die Daten über Register von einer Verarbeitungsstufe zur nächsten Verarbeitungsstufe geführt. Durch diese Maßnahme ist eine Takterhöhung und damit eine Steigerung der Durchsatzrate bzw. Rechenleistung möglich. • Scheduling (Ablaufplanung): Syntheseaufgaben • Partitioning • Pipelining • Scheduling • Retiming • Register Allocation • Resource Allocation / Sharing / Binding • Register Inferencing • State Machine Synthesis • Multi-Level Logic Optimization • Two-Level Logic Optimization • Redundancy Removal • Technology Mapping Beim Scheduling erfolgt die Zuordnung der Operationen zu den Taktzyklen. Scheduling verändert u.U. die vom Designer vorgegebene Reihenfolge der Operationen. Die Daten- und Prioritätsbeziehungen sowie die allgemeine Verhaltensintegrität bleiben jedoch erhalten. ÜBERBLICK ZUR HARDWARE-SYNTHESE 122

Verification.pdf
VHDL Kompakt - CES
Schaltungsdesign mit VHDL
VHDL Einführung
VHDL Design Guidelines