Aufrufe
vor 5 Jahren

Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL Prof. Dr.-Ing. Stefan Wolter Elektrotechnik und Informatik Scheduling hat ganz erheblichen Einfluß auf die Register- und Ressourcenzuordnung. Im obigen Beispiel können die Operationen Shift left und Minus in verschiedenen Taktzyklen abgearbeitet werden, um zu einer optimalen Implementierung zu gelangen. Die meisten Scheduling-Algorithmen unterstützen die Verkettung (Chaining) und das Pipelining. Chaining ordnet sequentielle Operationen, wenn die Laufzeit dies zulässt, einem einzigen Taktzyklus zu. Beispiel: Datenabhängigkeitsgraph mit ASAP- und ALAP-Scheduling Datenabhängigkeitsgraph Takt 0 Takt 1 Takt 2 Takt 3 Takt 4 Shift left + - + + * Eingänge Shift left + + Ausgang - * + ASAP: As Soon As Possible ALAP: As Late As Possible Beim ASAP-Scheduling werden die Operationen so früh wie möglich ausgeführt. gepipelinte Operation verkettete Operationen Beim ALAP-Scheduling werden die Operationen so spät wie möglich ausgeführt. Takt 0 Takt 1 Takt 2 Takt 3 Takt 4 Shift left Abbildung 5.5: Datenabhängigkeitsgraph mit ASAP- und ALAP-Scheduling ÜBERBLICK ZUR HARDWARE-SYNTHESE 123 + - + + *

Hardware-Entwurf mit VHDL Prof. Dr.-Ing. Stefan Wolter Elektrotechnik und Informatik • Retiming: Retiming beschreibt eine sequentielle Optimierung, in der kombinatorische Logik über Registergrenzen hinweg verschoben wird. Hauptzweck ist die Angleichung der Länge zeitkritischer Pfade. • Register Allocation (Registerzuordnung): Bei der Registervergabe werden die Werte, die in einem späteren Taktzyklus wieder gebraucht werden, in Registern gespeichert. Beispiel: Registerzuordnung für acht Werte Takt 1 Takt 2 Takt 3 Takt 4 V1 V2 V3 R1 R2 R3 - + + V4 V5 R1 R3 SHL V6 R1 R2 R3 SHR R2 R3 V7 V8 SHL: Shift left SHR: Shift right Abbildung 5.6: Registerzuordnung für acht Werte • Resource Allocation / Resource Sharing / Binding: Es kommen ingesamt acht Werte vor: drei Eingangswerte (V1-V3), drei Zwischenwerte (V4-V6) und zwei Ausgangswerte (V7-V8) Für die Speicherung der acht Werte genügen jedoch 3 Register (R1, R2, R3). - Resource Allocation (Ressourcen-Zuordnung): Das ist die Zuordnung von Komponenten (Addierer, ALUs, etc.) zu Operationen (z.B. arithmetische oder logische Operationen) auf der Basis von vorhandenen Komponenten. - Resource Sharing (gemeinsame Ressourcennutzung): Manche Ressourcen können mehrfach verwendet werden, wenn feststeht, dass damit auszuführende Operationen nicht gleichzeitig (d.h. in einem Taktzyklus) stattfinden müssen. - Binding (Modulbindung): Dies bedeudet die Selektion von spezifischen Implementierungen von Ressourcen. Beispielsweise wird für einen zu implementierenden Addierer eine Carry-Ripple-, Carry-Select- oder eine Carry-Lookahead-Implementierung ausgewählt. ÜBERBLICK ZUR HARDWARE-SYNTHESE 124

Hardwarebeschreibungssprachen - Integrated Circuits and Systems ...
Entwurf digitaler Schaltungen (F1) Modellbildung und ... - TU Clausthal
Klausur - Hardware-Entwurf / VHDL - Technik
Was ist VHDL? V: very high speed integrated circuit HDL hardware ...
Eine Einführung in die Schaltungsent- wicklung mit VHDL
FPGA-Einführung und Hardwareentwurf mit VHDL von ... - Technik
Schaltungsdesign mit VHDL
VHDL Kurzreferenz Aufbau eines VHDL Moduls Bibliotheken ...
VHDL Kurzbeschreibung - Homepage of www.emmelmann.org
VHDL -- Grundelemente - Friedrich-Alexander-Universität Erlangen ...
VHDL-Crash-Kurs (PDF) - Friedrich-Alexander-Universität Erlangen ...
VHDL - Grundelemente - Friedrich-Alexander-Universität Erlangen ...
VHDL-Grundlagen - Eingebettete Systeme - Goethe-Universität
VHDL-Grundlagen - Technische Informatik an der Universität Frankfurt
VHDL-Grundlagen - Technische Informatik an der Universität Frankfurt
Лабораторная работа №19 - Кафедра информационных ...
Entwicklung und Inbetriebnahme eines VHDL-basierten ...