Aufrufe
vor 5 Jahren

Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL Prof. Dr.-Ing. Stefan Wolter Elektrotechnik und Informatik Beispiel: Ressourcen-Zuordnung und zugehörige Architektur a) Ressourcen-Zuordnung ALU ALU Eingang 1 Eingang 2 Eingang 3 + - R1 R2 Adder R3 - ALU b) Multiplexerbasierte Architektur R1 R2 R3 < Ausgang Abbildung 5.7: Beispiel für eine Ressourcen-Zuordnung mit zugehöriger Architektur ÜBERBLICK ZUR HARDWARE-SYNTHESE 125 + R1 R2 Eingang 1 Eingang 2 Eingang 3 MUX MUX R 1 R 2 R 3 ALU Adder Ausgang Adder

Hardware-Entwurf mit VHDL Prof. Dr.-Ing. Stefan Wolter Elektrotechnik und Informatik • Register Inferencing (Einfügen von Registern): Register Inferencing stellt fest, welche Werte über Taktgrenzen hinweg gespeichert werden müssen und unter welchen Bedingungen diese Speicherung zu erfolgen hat. Zum Speichern eines jeden Wertes wird ein Register eingerichtet. • State Machine Synthesis (FSM-Synthese): FSM-Synthese formt die Zustandsübergangstabelle oder das VHDL-Modell einer FSM in die entsprechende Schaltung um. Automatisch erfolgen dabei die Zustandsminimierung (Entfernung redundanter Zustände) und die (oft auswählbare) Zustandscodierung (Codierung der Zustände unter Beachtung der globalen Entwurfsziele). • Multi-Level/Two-Level Logic Optimization: Die Logikoptimierung erfolgt durch eine Reihe von Transformationen. Optimierungsziele können z.B. minimaler Aufwand oder max. Geschwindigkeit sein. Beispielsweise werden beim Structuring Unterausdrücke ermittelt, die von mehreren Gleichungen genutzt werden können. Diese Maßnahme führt i.d.R. zu einer kleineren aber langsameren Logik. • Redundancy Removal (Entfernen von Redundanz): Logik-Redundanz liegt vor, wenn ein Ausdruck entfernt werden kann, ohne daß sich das Logikverhalten ändert. Redundanz kann Fläche vergeuden, die Verzögerungszeit vergrößern und die Erzeugung von Testmustern erschweren. • Technology Mapping (Technologie-Zuordnung): Vor dem Technology-Mapping ist die synthetisierte Schaltung noch technologieunabhängig. Technology Mapping bildet die optimierte Logik auf die Grundelemente einer Zieltechnologie ab. Ziel ist das Ermitteln der optimalen Kombination von Elementen, welche die „contraints“ erfüllen. Beispiel: & LUT Abbildung 5.8: Beispiel für eine Technologie-Zuordnung AND mit 4 Eingängen wird z.B. in einer Look-up table (LUT) eines FPGA realisiert ÜBERBLICK ZUR HARDWARE-SYNTHESE 126

Verification.pdf
VHDL Kompakt - CES
Schaltungsdesign mit VHDL
VHDL Einführung
VHDL Design Guidelines