11.10.2013 Aufrufe

Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL

MEHR ANZEIGEN
WENIGER ANZEIGEN

Erfolgreiche ePaper selbst erstellen

Machen Sie aus Ihren PDF Publikationen ein blätterbares Flipbook mit unserer einzigartigen Google optimierten e-Paper Software.

<strong>Hardware</strong>-<strong>Entwurf</strong> <strong>mit</strong> <strong>VHDL</strong><br />

Prof. Dr.-Ing. Stefan Wolter Elektrotechnik und Informatik<br />

• Register Inferencing (Einfügen von Registern):<br />

Register Inferencing stellt fest, welche Werte über Taktgrenzen hinweg gespeichert werden müssen<br />

und unter welchen Bedingungen diese Speicherung zu erfolgen hat. Zum Speichern eines jeden<br />

Wertes wird ein Register eingerichtet.<br />

• State Machine Synthesis (FSM-Synthese):<br />

FSM-Synthese formt die Zustandsübergangstabelle oder das <strong>VHDL</strong>-Modell einer FSM in die entsprechende<br />

Schaltung um. Automatisch erfolgen dabei die Zustandsminimierung (Entfernung redundanter<br />

Zustände) und die (oft auswählbare) Zustandscodierung (Codierung der Zustände unter<br />

Beachtung der globalen <strong>Entwurf</strong>sziele).<br />

• Multi-Level/Two-Level Logic Optimization:<br />

Die Logikoptimierung erfolgt durch eine Reihe von Transformationen. Optimierungsziele können<br />

z.B. minimaler Aufwand oder max. Geschwindigkeit sein. Beispielsweise werden beim Structuring<br />

Unterausdrücke er<strong>mit</strong>telt, die von mehreren Gleichungen genutzt werden können. Diese Maßnahme<br />

führt i.d.R. zu einer kleineren aber langsameren Logik.<br />

• Redundancy Removal (Entfernen von Redundanz):<br />

Logik-Redundanz liegt vor, wenn ein Ausdruck entfernt werden kann, ohne daß sich das Logikverhalten<br />

ändert. Redundanz kann Fläche vergeuden, die Verzögerungszeit vergrößern und die Erzeugung<br />

von Testmustern erschweren.<br />

• Technology Mapping (Technologie-Zuordnung):<br />

Vor dem Technology-Mapping ist die synthetisierte Schaltung noch technologieunabhängig.<br />

Technology Mapping bildet die optimierte Logik auf die Grundelemente einer Zieltechnologie ab.<br />

Ziel ist das Er<strong>mit</strong>teln der optimalen Kombination von Elementen, welche die „contraints“ erfüllen.<br />

Beispiel:<br />

& LUT<br />

Abbildung 5.8: Beispiel für eine Technologie-Zuordnung<br />

AND <strong>mit</strong> 4 Eingängen<br />

wird z.B. in einer<br />

Look-up table (LUT)<br />

eines FPGA realisiert<br />

ÜBERBLICK ZUR HARDWARE-SYNTHESE 126

Hurra! Ihre Datei wurde hochgeladen und ist bereit für die Veröffentlichung.

Erfolgreich gespeichert!

Leider ist etwas schief gelaufen!