Aufrufe
vor 4 Jahren

Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL Prof. Dr.-Ing. Stefan Wolter Elektrotechnik und Informatik FOR i IN hbyte'RANGE LOOP merker

Hardware-Entwurf mit VHDL Prof. Dr.-Ing. Stefan Wolter Elektrotechnik und Informatik --------------------------------------------------------------------------- ARCHITECTURE zwei_plus OF adder_4 IS SIGNAL temp: STD_LOGIC_VECTOR (4 DOWNTO 0); -- 5 Bit BEGIN -- Erweiterung der Eingangsvektoren auf 5 Bit temp

Verification.pdf
VHDL Kompakt - CES
VHDL Einführung
Schaltungsdesign mit VHDL
VHDL Design Guidelines