Aufrufe
vor 4 Jahren

Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL Prof. Dr.-Ing. Stefan Wolter Elektrotechnik und Informatik --------------------------------------------------------------------------- ARCHITECTURE behavioral OF reg_8 IS BEGIN PROCESS (clock, reset) BEGIN IF reset = '1' THEN q '0'); -- alle Bits werden auf Null gesetzt ELSIF clock'event AND clock = '1' THEN q

Hardware-Entwurf mit VHDL Prof. Dr.-Ing. Stefan Wolter Elektrotechnik und Informatik 6.4.4 Zähler Die Modellierung von Zählern beinhaltet die Inkrementierung oder Dekrementierung des Zählerstandes. Zugehörige Anweisungen wie z.B. Q

Verification.pdf
VHDL Kompakt - CES
Schaltungsdesign mit VHDL
VHDL Einführung
VHDL Design Guidelines