Aufrufe
vor 4 Jahren

Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL Prof. Dr.-Ing. Stefan Wolter Elektrotechnik und Informatik --------------------------------------------------------------------------- ARCHITECTURE beh_3PR OF FSM IS TYPE fsm_state IS (s0, s1, ... ) ; -- Zustandsvektor deklarieren SIGNAL CurrentState: fsm_state; -- aktueller Zustand vom Typ fsm_state SIGNAL NextState : fsm_state; -- Folgezustand vom Typ fsm_state BEGIN SYNC: PROCESS (reset, clock) BEGIN IF reset = ’1’ THEN CurrentState Y ... ... END CASE; END PROCESS OUT; END; --------------------------------------------------------------------------- VHDL-SYNTHESE 154

Hardware-Entwurf mit VHDL Prof. Dr.-Ing. Stefan Wolter Elektrotechnik und Informatik 6.5.2 Varianten von Moore- und Mealy-Automaten Im folgenden werden verschiedene Varianten von Moore- und Mealy-Automaten behandelt. Die nachstehende Abbildung gibt zunächst einen Überblick. Moore ohne Registerausgang Ausgang = f (aktueller Zustand) Medvedev Moore mit Registerausgang, Typ 1 Registerausgang = f (aktueller Zustand) Moore mit Registerausgang, Typ 2 Registerausgang = f (Folgezustand) FSM-Varianten Ausgang = Zustand Abbildung 6.21: Varianten von Zustandsautomaten Mealy ohne Registerausgang Ausgang = f (aktueller Zustand) Mealy mit Registerausgang, Typ 1 Registerausgang = f (aktueller Zustand) Mealy mit Registerausgang, Typ 2 Registerausgang = f (Folgezustand) Die einfachste Variante eines Zustandsautomaten ist der Medvedev-Automat. Bei diesem Automaten werden die Zustandsbits als Ausgangssignale verwendet. Beim Moore-Automaten werden die Zustandsbits decodiert. Dadurch kann eine von der Anzahl der Zustandsbits abweichende Anzahl an Ausgangsbits definiert werden. Die Decodierung erzeugt jedoch nach dem Umschalten der Zustandsbits Verzögerungen. Dies kann zu Störungen (Glitches) führen. Die Mealy-Variante kann Ausgangssignale unabhängig vom Takt verändern und dadurch schneller auf Änderungen von Eingangssignalen reagieren. Dadurch können sich mehrere Arten von Problemen ergeben. Einerseits sind dies die von den Moore-Schaltwerken bekannten Glitches, andererseits können lange kombinatorische Pfade entstehen, die zu Setup-Zeiten-Verletzungen in nachgeschalteten Registerstufen führen können. Bei der Zusammenschaltung von Mealy-Automaten kann es ausserdem zu kombinatorischen Schleifen kommen. Um die genannten Störursachen zu unterdrücken, kann der Ausgangslogik ein Register nachgeschaltet werden. Das Ausgangsregister entkoppelt nachgeschaltete Stufen und vermeidet so die Übertragung von Glitches bzw. die Bildung kombinatorischer Pfade oder Schleifen. Nachteil dieses Registers ist die Verzögerung der Ausgangssignale um eine Taktperiode gegenüber den Varianten ohne Ausgangssynchronisation (bei Varianten vom Typ 1). Die folgende Abbildung zeigt die Struktur der Automaten mit Ausgangsregister. VHDL-SYNTHESE 155

Hardwarebeschreibungssprachen - Integrated Circuits and Systems ...
Entwurf digitaler Schaltungen (F1) Modellbildung und ... - TU Clausthal
Klausur - Hardware-Entwurf / VHDL - Technik
Was ist VHDL? V: very high speed integrated circuit HDL hardware ...
Eine Einführung in die Schaltungsent- wicklung mit VHDL
FPGA-Einführung und Hardwareentwurf mit VHDL von ... - Technik
Schaltungsdesign mit VHDL
VHDL Kurzreferenz Aufbau eines VHDL Moduls Bibliotheken ...
VHDL Kurzbeschreibung - Homepage of www.emmelmann.org
VHDL - Grundelemente - Friedrich-Alexander-Universität Erlangen ...
VHDL -- Grundelemente - Friedrich-Alexander-Universität Erlangen ...
VHDL-Crash-Kurs (PDF) - Friedrich-Alexander-Universität Erlangen ...
VHDL-Grundlagen - Eingebettete Systeme - Goethe-Universität
VHDL-Grundlagen - Technische Informatik an der Universität Frankfurt
VHDL-Grundlagen - Technische Informatik an der Universität Frankfurt
Лабораторная работа №19 - Кафедра информационных ...
Entwicklung und Inbetriebnahme eines VHDL-basierten ...