Aufrufe
vor 5 Jahren

Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL Prof. Dr.-Ing. Stefan Wolter Elektrotechnik und Informatik --------------------------------------------------------------------------- Moore-Varianten ohne Registerausgänge: --------------------------------------------------------------------------- Moore-Architektur ohne Registerausgänge als Zwei-Prozessmodell: --------------------------------------------------------------------------- ARCHITECTURE Moore2p OF Beispiel_FSM IS TYPE State_type IS (Start, Middle, Stop); SIGNAL CurrentState : State_Type; SIGNAL Nextstate : State_Type; BEGIN FSM_sync : PROCESS(Clock, Reset) BEGIN -- State Memory IF Reset = ’1’ THEN CurrentState

Hardware-Entwurf mit VHDL Prof. Dr.-Ing. Stefan Wolter Elektrotechnik und Informatik BEGIN FSM_sync : PROCESS(Clock, Reset) BEGIN -- State Memory IF Reset = ’1’ THEN CurrentState

Verification.pdf
VHDL Kompakt - CES
Schaltungsdesign mit VHDL
VHDL Einführung
VHDL Design Guidelines