Aufrufe
vor 4 Jahren

Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL Prof. Dr.-Ing. Stefan Wolter Elektrotechnik und Informatik FSM_sync : PROCESS(Clock, Reset) BEGIN IF Reset = ’1’ THEN CurrentState

Hardware-Entwurf mit VHDL Prof. Dr.-Ing. Stefan Wolter Elektrotechnik und Informatik END IF; END PROCESS FSM_sync; FSM_comb : PROCESS(A, B, CurrentState) BEGIN CASE CurrentState IS WHEN Start => IF (A NOR B) = ’1’ THEN NextState IF (A AND B) = ’1’ THEN NextState IF (A XOR B) = ’1’ THEN NextState NextState

Verification.pdf
VHDL Kompakt - CES
Schaltungsdesign mit VHDL
VHDL Einführung
VHDL Design Guidelines