Aufrufe
vor 4 Jahren

Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL Prof. Dr.-Ing. Stefan Wolter Elektrotechnik und Informatik - Beispiel: Für das NAND-Gatter mit drei Eingängen könnte die denkbar einfachste Konfiguration wie folgt aussehen: CONFIGURATION config_1 OF nand3 IS FOR nand3_1 -- Auswahl der Architektur nand3_1 END FOR; END CONFIGURATION config_1 ; CONFIGURATION config_2 OF nand3 IS FOR nand3_2 -- Auswahl der Architektur nand3_2 END FOR; END CONFIGURATION config_2 ; • Packages: - In Packages werden häufig benötigte Datentypen, Komponenten, Unterprogramme, etc. deklariert und definiert. - Typische Anwendungen sind z.B. Packages, die einen bestimmten Logiktyp mit den zugehörigen Operatoren enthalten oder Packages für häufig vorkommende Funktionen. - Ein Package besteht aus der Package-Deklaration (Package) und dem Package Body. - Der Package Body beinhaltet die Implementationsdetails eines Packages. - Package und Package Body sind beide eigenständig und werden auch getrennt compiliert. - Der Zusammenhang zwischen Package und Package Body wird durch den identischen Namen hergestellt. - Syntax der Design-Unit Package: PACKAGE pack_name IS ... -- USE-Anweisungen; Disconnections ... -- Deklaration von: ... -- Typen und Untertypen, Aliases, Konstanten, Signalen, Files, Komponenten ... -- Unterprogrammen, Attributen ... -- Definition von Attributen ... -- ab VHDL-93: Groups, Shared Variables END [PACKAGE] [pack_name]; VHDL-GRUNDLAGEN 13

Hardware-Entwurf mit VHDL Prof. Dr.-Ing. Stefan Wolter Elektrotechnik und Informatik - Syntax der Design-Unit Package Body: PACKAGE BODY pack_name IS ... ... -- Deklaration von: ... -- Typen, Untertypen, Aliases, Konstanten, Files, Unterprogrammen, Attributen ... -- Definition von Unterprogrammen ... -- USE-Anweisungen ... END [PACKAGE BODY] [pack_name]; - Nach END darf PACKAGE BODY erst seit dem Standard 1076-1993 wiederholt werden. • Abhängigkeiten beim Compilieren von VHDL-Modellen: Package Package Body Entity Abbildung 2.2: Abhängigkeiten beim Compilieren von VHDL-Modellen - Die Design-Units ENTITY, ARCHITECTURE und CONFIGURATION bauen auf den verwendeten Packages auf. - Durch die Trennung von Deklaration (im Package) und Definition (im Package Body) wird vermieden, daß z.B. nach der Änderung eines Unterprogramms im Package Body alle vom Package abhängigen Design-Einheiten neu compiliert werden müssen. - Dieses Konzept unterstützt die Änderungsfreundlichkeit. - Beispiel: Package- und Package-Body Architecture Configuration Compilierungsreihenfolge PACKAGE filter IS TYPE coeff IS RANGE 0 TO 2E16 - 1 ; -- Deklaration des Datentyps coeff für Koeffizienten im Bereich von 0 bis 2 * 10 16 - 1 END PACKAGE filter ; VHDL-GRUNDLAGEN 14

Hardwarebeschreibungssprachen - Integrated Circuits and Systems ...
Entwurf digitaler Schaltungen (F1) Modellbildung und ... - TU Clausthal
Klausur - Hardware-Entwurf / VHDL - Technik
Was ist VHDL? V: very high speed integrated circuit HDL hardware ...
Eine Einführung in die Schaltungsent- wicklung mit VHDL
FPGA-Einführung und Hardwareentwurf mit VHDL von ... - Technik
Schaltungsdesign mit VHDL
VHDL Kurzreferenz Aufbau eines VHDL Moduls Bibliotheken ...
VHDL Kurzbeschreibung - Homepage of www.emmelmann.org
VHDL - Grundelemente - Friedrich-Alexander-Universität Erlangen ...
VHDL-Grundlagen - Eingebettete Systeme - Goethe-Universität
VHDL -- Grundelemente - Friedrich-Alexander-Universität Erlangen ...
VHDL-Crash-Kurs (PDF) - Friedrich-Alexander-Universität Erlangen ...
VHDL-Grundlagen - Technische Informatik an der Universität Frankfurt
VHDL-Grundlagen - Technische Informatik an der Universität Frankfurt
VHDL -- Simulation - Friedrich-Alexander-Universität Erlangen ...
Entwicklung eines 8 Bit RISC Prozessors mit VHDL