Aufrufe
vor 4 Jahren

Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL Prof. Dr.-Ing. Stefan Wolter Elektrotechnik und Informatik ARCHITECTURE filter_1 OF filter IS BEGIN . . . process_1 : PROCESS (clk, in_1) VARIABLE c0 : integer ; BEGIN . . . c0 := work.test.x ; -- Verwendet Konstante x aus Package test, d.h. c0 = 1 . . . END PROCESS process_1; . . . BLOCK CONSTANT x: integer := 3 ; -- Deklaration der Konstanten x nur für Block . . . process_2 : PROCESS (clk, in_2) VARIABLE c1: integer ; BEGIN . . . c1 := x ; -- Verwendet Konstante x aus Block, d.h. c1 = 3 . . . END PROCESS process_2; . . . END BLOCK ; . . . process_3 : PROCESS (clk, in_3) VARIABLE c2 : integer ; BEGIN . . . c2 := x ; -- Verwendet Konstante x aus Entity filter, d.h. c2 = 2 . . . END PROCESS process_3; . . . process_4 : PROCESS (clk, in_4) TYPE int_array IS ARRAY (4 DOWNTO 0) OF integer ; VARIABLE c0, c1, c2 : int_array ; -- Diese Deklarationen sind nur in diesem Prozess gültig BEGIN FOR x IN 0 TO 4 LOOP . . . c0(x) := x ; -- Verwendet Schleifenvariable x, d.h. 0, 1, 2, ... c1(x) := work.test.x ; -- Verwendet Konstante x aus Package test, d.h. 1 c2(x) := work.filter.x ; -- Verwendet Konstante x aus Entity filter, d.h. 2 . . . END LOOP ; END PROCESS process_4; END ARCHITECTURE filter_1 ; VHDL-GRUNDLAGEN 33

Hardware-Entwurf mit VHDL Prof. Dr.-Ing. Stefan Wolter Elektrotechnik und Informatik • Zugriff auf Objekte mit skalarem Datentyp: - VHDL-Objekte mit skalarem Datentyp werden durch ihren Namen referenziert. - Beispiel: CONSTANT pi : real := 3.14; -- Name des Objekts (Konstante pi) VARIABLE tmp : real;-- Name des Objekts ist tmp . . . tmp := pi; -- Ein Objekt ist Quelle, das andere Ziel. • Zugriff auf Objekte mit Feldtyp: - Um einzelne Elemente von Feldern anzusprechen, muß neben dem Referenznamen des Feldes auch die Position des bzw. der Einzelelemente angegeben werden. - Der Zugriff auf Feldelemente kann über „indexed names“ oder über „sliced names“ erfolgen. • Ansprechen von Feldelementen über „indexed names“: - Das direkte Ansprechen von Feldelementen geschieht über einen Ausdruck, der dem Referenznamen in runden Klammern nachgestellt wird. - Syntax: array_name ( index_1_type_expression { , index_n_type_expression } ) Die Anzahl der Ausdrücke muß mit der Dimension des Feldes übereinstimmen. - Beispiele: TYPE bit_matrix IS ARRAY (3 DOWNTO 0, 7 DOWNTO 0) OF bit ; -- Bitmatrix mit 4 x 8 Bit . . . SIGNAL in_1 : bit_vector (7 DOWNTO 0) ;-- Vektor vom Typ bit_vector SIGNAL in_2 : bit_matrix ; SIGNAL tmp1, tmp2 : bit ;-- skalare Signale . . . tmp1

Hardwarebeschreibungssprachen - Integrated Circuits and Systems ...
Entwurf digitaler Schaltungen (F1) Modellbildung und ... - TU Clausthal
Klausur - Hardware-Entwurf / VHDL - Technik
Was ist VHDL? V: very high speed integrated circuit HDL hardware ...
Eine Einführung in die Schaltungsent- wicklung mit VHDL
FPGA-Einführung und Hardwareentwurf mit VHDL von ... - Technik
Schaltungsdesign mit VHDL
VHDL Kurzreferenz Aufbau eines VHDL Moduls Bibliotheken ...
VHDL Kurzbeschreibung - Homepage of www.emmelmann.org
VHDL - Grundelemente - Friedrich-Alexander-Universität Erlangen ...
VHDL -- Grundelemente - Friedrich-Alexander-Universität Erlangen ...
VHDL-Crash-Kurs (PDF) - Friedrich-Alexander-Universität Erlangen ...
VHDL-Grundlagen - Eingebettete Systeme - Goethe-Universität
VHDL-Grundlagen - Technische Informatik an der Universität Frankfurt
VHDL-Grundlagen - Technische Informatik an der Universität Frankfurt
Лабораторная работа №19 - Кафедра информационных ...
Entwicklung und Inbetriebnahme eines VHDL-basierten ...