Aufrufe
vor 5 Jahren

Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL Prof. Dr.-Ing. Stefan Wolter Elektrotechnik und Informatik • Ansprechen von Objekten in Records: - Der Zugriff auf Elemente des Records erfolgt über sog. „selected names“, bei denen der Name des Elements durch einen Punkt getrennt an den Namen des Records gehängt wird: record_name . record_element_name - Die Zuweisung von kompletten Records oder Einzelelementen kann auch über Aggregate erfolgen. - Beispiele: TYPE complex IS RECORD -- Deklaration des Records „complex“ part_real : integer; part_imag : real; END RECORD; . . . VARIABLE var1, var2 : complex ; var1.part_real := 5 ;-- Zuweisung über selected name var1.part_imag := 1.9 ;-- Zuweisung über selected name var2 := var1 ; -- Zuweisung eines gesamten Records -- Zuweisung über positional association: var1 := (5, 1.9); -- Zuweisung über named association: var2 := (part_real => 5, part_imag => 1.9); 2.5 Attribute - Mit Hilfe von vordefinierten Funktionen können bestimmte Eigenschaften von Objekten oder Typen abgefragt werden. Diese Art von Funktionen nennt man Attribute. - Durch Attribute können VHDL-Modelle kürzer und eleganter gestaltet werden. - Es gibt eine Reihe von vordefinierten Attributen z.B. für Typen, Felder und Signale. - Syntax: obj_or_type_name’attr_1_name { ’ attr_n_name } - Es sind auch anwenderspezifische Attribute möglich. VHDL-GRUNDLAGEN 37

Hardware-Entwurf mit VHDL Prof. Dr.-Ing. Stefan Wolter Elektrotechnik und Informatik • Typbezogene Attribute: - Typbezogene Attribute liefern Informationen zu diskreten Datentypen. - Vordefinierte typbezogene Attribute: Attribut Funktion TYP‘BASE Liefert den Basistyp des Datentyps TYP. Das Attribut kann nur in Verbindung mit einem weiteren Attribut verwendet werden. TYP‘LEFT Liefert den linken Indexgrenzwert des Datentyps TYP. TYP‘RIGHT Liefert den rechten Indexgrenzwert des Datentyps TYP. TYP‘HIGH Liefert den oberen Indexgrenzwert des Datentyps TYP. TYP‘LOW Liefert den unteren Indexgrenzwert des Datentyps TYP. TYP‘POS (x) Liefert die Position des Elements x im Datentyp TYP als Integer- Wert. TYP‘VAL (y) Liefert den Wert des Elements an Position y (Integer-Wert) im Datentyp TYP. TYP‘SUCC (x) Liefert den Nachfolger von Element x im Datentyp TYP. TYP‘PRED (x) Liefert den Vorgänger von Element x im Datentyp TYP. TYP‘LEFTOF (x) Liefert das Element links von Element x im Datentyp TYP. TYP‘RIGHTOF (x) Liefert das Element rechts von Element x im Datentyp TYP. TYP‘ASCENDING *) Liefert „true“, wenn der Datentyp TYP eine steigende Indizierung hat, ansonsten „false.“ TYP‘IMAGE (x) *) Konvertiert den numerischen Wert x des Datentyps TYP in eine Zeichenkette. TYP‘VALUE (x) *) Konvertiert die Zeichenkette x in einen Wert des Datentyps TYP. *) ab IEEE Standard 1076-1993 Tabelle 2.2: Tybezogene Attribute - Die Ergebnisse der Attribute ’RIGHT, ’LEFT, ’RIGHTOF und ’LEFTOF hängen von der Indizierungsrichtung des Operanden ab. - Bei den Attributen ’PRED und ’SUCC spielt die Indizierungsrichtung keine Rolle. Das bedeudet z.B., dass beim Attribut ’SUCC immer der nächst höhere Wert verwendet wird. VHDL-GRUNDLAGEN 38

Hardwarebeschreibungssprachen - Integrated Circuits and Systems ...
Entwurf digitaler Schaltungen (F1) Modellbildung und ... - TU Clausthal
Klausur - Hardware-Entwurf / VHDL - Technik
Was ist VHDL? V: very high speed integrated circuit HDL hardware ...
Eine Einführung in die Schaltungsent- wicklung mit VHDL
FPGA-Einführung und Hardwareentwurf mit VHDL von ... - Technik
Schaltungsdesign mit VHDL
VHDL Kurzreferenz Aufbau eines VHDL Moduls Bibliotheken ...
VHDL Kurzbeschreibung - Homepage of www.emmelmann.org
VHDL -- Grundelemente - Friedrich-Alexander-Universität Erlangen ...
VHDL-Crash-Kurs (PDF) - Friedrich-Alexander-Universität Erlangen ...
VHDL - Grundelemente - Friedrich-Alexander-Universität Erlangen ...
VHDL-Grundlagen - Eingebettete Systeme - Goethe-Universität
VHDL-Grundlagen - Technische Informatik an der Universität Frankfurt
VHDL-Grundlagen - Technische Informatik an der Universität Frankfurt
VHDL -- Simulation - Friedrich-Alexander-Universität Erlangen ...
Entwicklung eines 8 Bit RISC Prozessors mit VHDL