Aufrufe
vor 4 Jahren

Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL Prof. Dr.-Ing. Stefan Wolter Elektrotechnik und Informatik 2.8.2 Nebenläufige Anweisungen Nebenläufige Anweisungen („concurrent statements“) sind: - Signalzuweisungen (nichtbedingt oder bedingt), - Assertions, - Prozesse, - Unterprogramm-Aufrufe. Grundsätzlich sind alle Anweisungen innerhalb einer Architektur (zwischen BEGIN und END) nebenläufig. Nebenläufige Anweisungen dürfen Labels haben. • Signalzuweisungen: - Signalen können im Gegensatz zu Variablen in der Zukunft Werte zugewiesen werden. Die Auswirkung dieser Zuweisungen sind abhängig vom verwendeten Verzögerungsmodell. - In der VHDL-87-Norm stehen zwei und ab der VHDL-93-Norm drei Verzögerungsmodelle zur Verfügung: 1. Transport-Verzögerungsmodell, 2. Inertial-Verzögerungsmodell, 3. Reject-Inertial-Verzögerungsmodell. • „Verzögerungsmodelle“ Transport und Inertial: - Syntax: sig_name

Hardware-Entwurf mit VHDL Prof. Dr.-Ing. Stefan Wolter Elektrotechnik und Informatik • Wirkung des TRANSPORT-Verzögerungsmodells: Das „Transport-Verzögerungsmodell“ führt dazu, daß Signale verzögert werden. Die Signalverläufe bleiben aber ansonsten erhalten. Beispiel: a

Verification.pdf
VHDL Kompakt - CES
VHDL Einführung
Schaltungsdesign mit VHDL
VHDL Design Guidelines