Aufrufe
vor 4 Jahren

Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL

Hardware-Entwurf mit VHDL Prof. Dr.-Ing. Stefan Wolter Elektrotechnik und Informatik - Beispiel: Paritätsgenerator LIBRARY IEEE ; USE IEEE.STD_LOGIC_1164.ALL ; -- für Datentyp std_logic ENTITY parity16 IS PORT ( data : IN std_logic_vector (15 DOWNTO 0) ; odd : OUT std_logic ) ; END parity16 ; ARCHITECTURE behavioral OF parity16 IS BEGIN PROCESS (data) VARIABLE otmp : boolean ; BEGIN otmp := false ; FOR i IN 0 TO data’LENGTH - 1 LOOP IF data(i) = ’1’ THEN otmp := NOT otmp ; -- bei ungerader Anzahl an Einsen wird otmp true END IF ; END LOOP; IF otmp THEN odd

Hardware-Entwurf mit VHDL Prof. Dr.-Ing. Stefan Wolter Elektrotechnik und Informatik - Beispiel: abschaltbarer Taktgenerator PROCESS BEGIN WHILE Savepower /= ’1’ LOOP clock

Verification.pdf
VHDL Kompakt - CES
VHDL Einführung
Schaltungsdesign mit VHDL
VHDL Design Guidelines