Aufrufe
vor 3 Jahren

Entwicklung einer Nanotechnologie-Plattform für die ... - JuSER

Entwicklung einer Nanotechnologie-Plattform für die ... - JuSER

3 RESISTIVES SCHALTEN

3 RESISTIVES SCHALTEN 3.2 Speicherarchitekturen Es gibt diverse Möglichkeiten resistiv schaltende Elemente in Speicherarchitekturen zu integrieren. Dabei wird hauptsächlich zwischen aktiven und passiven Architekturen unterschieden. Aktive Speicherarchitekturen benötigen Transistoren, um die Speicherzellen zu aktivieren, wohingegen bei passiven Elementen die schaltende MIM- Zelle alleine genügt, um eine Speicherzelle zu realisieren. Der naheliegendste Aufbau für aktive, resistiv schaltende Speicher liegt in dem 1T1R- Konzept (1 Transistor, 1 Widerstand). Dabei wird wie beim DRAM der MIM- Kondensator über einen Auswahltransistor direkt angesteuert (siehe Abbildung 2.3). Der große Vorteil liegt bei dieser Architektur darin, dass alle Zellen unabhängig voneinander geschrieben und gelesen werden können, da nur bei offenen Auswahltransistoren eine elektrische Spannung über die resistive Zelle abfällt. Die Nachteile liegen in der Peripherie-Dimensionierung, da jede Speicherzelle durch einen zusätzlichen Transistor nicht „beliebig klein“ - die minimalen Zellgröße wird durch den Filamentdurchmesser festgelegt - gestaltet werden kann. Derartige Speicherarchitekturen wurden in der Literatur bereits von Unternehmen wie Samsung, Qimonda und Hewlett Packard vorgestellt [24, 76, 77]. Eine passive Variante stellen die Crossbar-Array-Architekturen dar, bei denen die Speicherzellen durch orthogonal gekreuzte Top- und Bottom-Elektroden entstehen (Abbildung 3.5) [78, 79]. Top-Elektrode Speicherzelle Substrat Resistives Material Bottom-Elektrode Abbildung 3.5: Crossbar-Array-Architektur: Orthogonal angeordnete Top- und Bottom- Elektroden bilden an ihren Kreuzungspunkten, durch das zwischenliegende resistiv schaltende Material, eine MIM-Speicherzelle. 29

3 RESISTIVES SCHALTEN Zwischen Bottom- und Top-Elektroden wird das resistive Material integriert, sodass bei mehreren, parallel laufenden Leitungselektroden jeder Kreuzungspunkt einer MIM- Speicherzelle entspricht. Die einzelnen Zellen können durch unterschiedliche Potentiale auf Top- und Bottom-Elektrode sowohl unipolar als auch bipolar geschaltet werden. Das Crossbar-Array bietet somit eine Integrationsplattform für diverse resistiv schaltende Materialien. Einen großen Vorteil schafft diese Architektur aufgrund ihres Potentials für hohe Speicherdichten. Die einzelne Speicherzelle kann mit einer Minimalfläche von 4 F 2 realisiert werden, da kein Auswahltransistor benötigt wird. F ist als kleinstmögliche Strukturauflösung (MFS) der verwendeten Herstellungstechnologie definiert. Werden die Crossbars zusätzlich vertikal gestapelt, so erhöht sich die Integrationsdichte um 4/n · F 2 , mit der Anzahl der vertikal gestapelten Zellen n. Forschungsgruppen wie die von Hewlett Packard realisierten bereits erste Crossbar- Strukturen, an denen das große Skalierungspotential gezeigt werden konnte [80 - 83]. Dabei wurden Elektroden mit einer Linienbreite von bis zu 5 nm mittels Nanoimprint- Lithographie hergestellt. Konzepte, welche gänzlich ohne CMOS-Peripherie auskommen, da z.B. Logik- Bausteine oder Demultiplexer mit Crossbars realisiert werden, sind bei der Entwicklung von Crossbar-Architkturen als Zukunftsziel definiert. Bis zur Herstellung dieser müssen jedoch noch einige Problematiken bewältigt werden [84 - 88]. Beispielsweise sind die Widerstände der Nanoelektroden nicht zu vernachlässigen, wenn diese sehr flach (z.B. 10 nm) und lang (z.B. mehrere Mikrometer) dimensioniert werden. Durch sehr hohe Leitungswiderstände fällt zum einen ein Großteil der benötigten Schaltspannung über die Elektroden ab. Zum anderen kann der zu detektierende Widerstandswert der Speicherzelle aufgrund des hohen Leiterwiderstandes teils nicht mehr adäquat aufgelöst werden [79]. Somit werden die Schreib- und Leseoperationen bei sehr großen Crossbar-Arrays zu einer Herausforderung, welche durch spezielle Schreib- und Leseschemata gelöst werden können [89, 90]. Eine weitere Problematik stellen die zu integrierenden, resistiven Materialien dar, deren Schaltspannungen und Widerstände durch statistische Streuung (je nach Material) nicht beliebig eindeutig definiert sind. Diese Streuungen können durch verschiedene Spannungsmuster an den Top- und Bottom-Elektroden des gesamten Arrays kompensiert werden [79, 91]. Die wohl größte Herausforderung bei der Umsetzung von passiven Crossbar-Array- Speichern ist die Vermeidung parasitärer Spannungspfade. Da alle Speicherzellen des Arrays in einem großen Netzwerk über die Bottom- und Top-Elektroden physikalisch miteinander verknüpft sind, fallen die angelegten Spannungen nicht nur über eine 30