VU Technische Grundlagen der Informatik Übung 3 ... - VoWi

VU Technische Grundlagen der InformatikÜbung 3: Schaltnetze183.579, WS2011 Übungsgruppen: Mo., 07.11. – Fr., 11.11.2011Aufgabe 1: Wiederholung - Vereinfachung mittels KV-DiagrammDer folgende Boolesche Ausdruck ist gegeben:( e 1 ∧ e 2 ∧ ¬e 3 ∧ e 4 ) ∨( ¬e 1 ∧ ¬e 2 ∧ ¬e 3 ∧ ¬e 4 ) ∨( e 1 ∧ e 2 ∧ ¬e 3 ∧ ¬e 4 ) ∨( ¬e 1 ∧ e 2 ∧ ¬e 3 ∧ ¬e 4 ) ∨( e 1 ∧ e 2 ∧ e 3 ∧ ¬e 4 ) ∨( ¬e 1 ∧ e 2 ∧ ¬e 3 ∧ e 4 )Vereinfachen Sie den Ausdruck mit Hilfe des nachfolgenden KV-Diagramms und geben Sie die Funktion sowohlin minimaler disjunktiver als auch minimaler konjunktiver Form an:¬e 4 e 4 ¬e 4{ }} {¬e 3e 3¬e 3⎧⎨⎩e 2⎫⎬⎭⎫⎬¬e⎭ 2} {{ } } {{ }e 1 ¬e 1Aufgabe 2: NAND - Funktional vollständige OperationBeweisen oder widerlegen Sie die folgende Aussage: Die NAND-Operation ist eine funktional vollständige Operationfür die Boolesche Algebra mit zwei Eingangsvariablen.Aufgabe 3: Schaltnetze - Theoriefragena) Charakterisieren Sie Tabellen- und Funktionsspeicher! Worin liegen die Unterschiede?b) Erläutern Sie die Prinzipien des Codierens bzw. Decodierens am Beispiel des (4 zu 2)-Binär-Encoder bzw.des (3 zu 8)-Binär-Decoder. Geben Sie jeweils Blockschaltbild und Wahrheitstabelle an!Aufgabe 4: Schaltnetze - Addierschaltungena) Erklären Sie die Funktionsweise des Halbaddierers anhand einer Skizze! Wodurch unterscheidet er sichvom Volladdierer?b) Entwerfen Sie einen Paralleladdierer für das Addieren einer 4-Bit Zahl mit einer 3-Bit Zahl. VerwendenSie dabei die aus der Vorlesung bekannten Halb- und Volladdierer.

Aufgabe 5: Schaltnetze - Was bin ich?Das folgende Schaltznetz ist gegeben:e 11&e 21&e 3&≥1ae 4≥1&a) Wie lautet die realisierte Boolesche Funktion?b) Wie lautet die Funktion vereinfacht?Tipp: Umformungen führen hier schneller (als ein KV-Diagramm) zum Ziel ;-)c) Welche mathematische Funktion wird mit diesem Schaltnetz realisiert, wenn die Eingänge als 4-stelligeBinärzahl (e 1 ist MSB) aufgefasst werden?Verwenden Sie die nachfolgende Tabelle:e 1 e 2 e 3 e 4 Dezimalwert a0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1Aufgabe 6: Schaltnetze - Realisierung mit NANDGegeben ist folgende Boolesche Funktion:(e 1 ∨ e 2 ) ∧ (e 3 ∨ e 2 )Realisieren Sie diese Funktion nur unter Verwendung von NAND-Operationen. Führen Sie die Umformungalgebraisch (nicht graphisch) durch. Verwenden Sie die folgende Notation für NAND:a NAND a ≡ a ↑ aTipp: Zunächst Umformen der Gleichung durch doppeltes Negieren!

Aufgabe 7: Schaltnetze - Realisierung mit NOR-GatternGegeben ist die Boolesche Funktion aus Aufgabe 6.a) Realisieren Sie diese Funktion nur unter Verwendung von NOR-Gattern mit maximal 2 Eingängen. NehmenSie die Vereinfachung graphisch vor.b) Lesen Sie die realisierte Funktion unter Verwendung der folgenden Notation für NOR aus:a NOR a ≡ a ↓ aAufgabe 8: Schaltnetze - RealisierungGegeben ist der folgende, bereits vereinfachte Ausdruck:( ¬e 1 ∧ ¬e 3 ∧ ¬e 4 ) ∨( e 1 ∧ e 2 ∧ ¬e 4 ) ∨( e 2 ∧ ¬e 3 )a) Zeichnen Sie das entsprechende Schaltnetz unter Verwendung der europäischen Norm (IEC 60617-12).b) Zeichnen Sie das entsprechende Schaltnetz unter Verwendung der amerikanischen Norm (US ANSI 91-1984).Hinweis: Bei a) und b) stehen Ihnen Gatter mit maximal 3 Eingängen zur Verfügung.c) Realisieren Sie das Schaltnetz in folgendem PLA:e 111e 21e 31e 4& & & & & &≥1a 1≥1a 2≥1a 3

Aufgabe 9: Schaltnetze - RealisierungGegeben ist das folgende PLA:e 111e 21e 31e 4& & & & & &≥1a 1≥1a 2a) Wie lautet die im PLA realisierte Boolesche Funktion?b) Vereinfachen Sie diese Funktion anschließend mit einem KV-Diagramm. Wie lautet die Funktion in minimalerdisjunktiver Form?c) Realisieren Sie die vereinfachte Funktion in einem Schaltnetz unter Verwendung der europäischen Norm(IEC 60617-12), wobei Ihnen ausschließlich nachfolgende Gatter zur Verfügung stehen:• NOT (1 Eingang; 1 Ausgang)• AND (2 Eingänge; 1 Ausgang)• OR (2 Eingänge; 1 Ausgang)d) Wieviele NOT-/AND-/OR-Gatter können durch die Minimierung in Punkt b) eingespart werden?Aufgabe 10: Schaltnetze: MajoritätsschaltungKonstruieren Sie ein Schaltnetz mit 4 Eingangsvariablen e 1 , e 2 , e 3 und e 4 und einer Ausgangsvariable m. DerAusgang m (”Majorität”) dieser Schaltung soll genau dann logisch 1 sein, wenn die Anzahl der Eingangsvariablenmit logisch 1 größer oder gleich der Anzahl der Eingangsvariablen mit logisch 0 ist. In allen anderen Fällen sollder Ausgang logisch 0 sein. Vereinfachen Sie mit dem gegebenen KV-Diagramm.

e 1 e 2 e 3 e 4 m0 0 0 00 0 0 10 0 1 00 0 1 10 1 0 00 1 0 10 1 1 00 1 1 11 0 0 01 0 0 11 0 1 01 0 1 11 1 0 01 1 0 11 1 1 01 1 1 1¬e 3 e 3 ¬e 3{ }} {¬e 1{e 1¬e 1⎫⎬¬e⎭ 2⎫⎬e 2⎭} {{ } } {{ }e 4 ¬e 4Realisieren Sie die aus dem KV-Diagramm ermittelte Schaltfunktion mit nachfolgendem PLA. Achten Sie beimAuslesen aus dem KV-Diagramm darauf, die Funktion in jener minimalen Form auszulesen, die dem Aufbaudes PLA entspricht!e 11e 21e 31e 41&& & & & &&≥1m