Schaltungsdesign mit VHDL

A Einführung
7.1.3 Beschreibung auf Register-Transfer-Ebene
Eine Beschreibung auf Algorithmischer Ebene kann von heute kommerziell
verfügbaren Synthesewerkzeugen nicht in eine Gatternetzliste
umgesetzt werden. Diese Programme erwarten eine Beschreibung auf
Register-Transfer-Ebene. Die bereits erstellte abstrakte Beschreibung
muß also manuell verfeinert werden. Dabei ist die Kenntnis des zu
verwendenden Synthesewerkzeuges und des von ihm unterstützten
VHDL-Sprachumfanges äußerst wichtig.
7.1.4 Logiksynthese und Technology Mapping
Bei der anschließenden Synthese der VHDL-RTL-Beschreibung wird
weitgehend automatisch eine noch technologieunabhängige Beschreibung
in der Logikebene erzeugt. Diese wird dann, nach Auswahl
einer Zieltechnologie (z.B. Standardzellen-Prozeß 0.7 μm der Firma
XYZ), in eine technologiespezifische Gatternetzliste umgesetzt. Der
Begriff "Technology Mapping" bezeichnet diesen Vorgang. Er wird
meist durch das Synthesewerkzeug durchgeführt. Anschließende Analysen
können zeigen, ob die spezifizierten Eigenschaften, wie maximal
zulässige Chipfläche, erreicht worden sind. Logiksimulationen lassen
Aussagen über die Einhaltung von Zeitbedingungen zu.
7.1.5 Erzeugung der Testbitmuster
Nach der Erzeugung der Gatternetzliste müssen für den Produktionstest
die Testbitmuster generiert werden. An dieser Stelle sind meist
Modifikationen des Entwurfs notwendig, um eine gute Testbarkeit der
Schaltung zu erreichen. Häufig wird der Entwickler auch bei dieser
Tätigkeit durch Programme unterstützt, die das VHDL-Netzlistenmodell
als Eingabe akzeptieren.
42 © G. Lehmann/B. Wunder/M. Selz