Views
5 years ago

Synthèse de haut-niveau de contrôleurs ultra-faible consommation ...

Synthèse de haut-niveau de contrôleurs ultra-faible consommation ...

tel-00553143, version 1

tel-00553143, version 1 - 6 Jan 2011 10 Résumé étendu en désactivant la commande En A, et réveille la micro-tâche M-Task B qui est en charge de la seconde tâche du graphe de tâches de la figure 4, et dont le rôle est de réaliser un traitement sur la température précédemment relevée et stockée dans Memory 1, puis de réécrire la valeur modifiée en lieu et place de la précédente valeur en mémoire. La tâche M-Task B envoie alors un événement interne Int.Event B au SM pour lui indiquer qu’à son tour elle a terminé son travail. � A la réception du signal Int.Event B, le SM coupe l’alimentation de M-Task B et réveille la micro-tâche M-Task C dont le rôle est de transmette la donnée stockée en Memory 1 au nœud le plus proche. Pour réaliser cette tâche M-Task C a également besoin de la mémoire permanente Memory 2 utilisée par le nœud pour stocker son identifiant (ID) ainsi que sa table de routage. M-Task C effectue alors un calcul de voisinage et envoie un paquet au plus proche voisin en accédant au composant radio par son interface SPI. M-Task C envoie à son tour un évenement interne Int.Event C au SM pour lui indiquer qu’elle a terminé son travail. � Lorsqu’il reçoit Int.Event C, le MS coupe l’alimentation de MTask C à l’aide de la commande En C et réveille la tâche M-Task D chargée de la réception de l’acquittement du message par le voisin. Puisque Memory 1 n’est pas nécessaire à l’exécution de M-Task D, elle est également désactivée par le SM grâce à la commande En Mem 1 line. Finalement, une fois l’acquittement reçu par le nœud, à l’issue de l’exécution de M-Task D, le SM coupe l’alimentation de la quatrième et dernière tâche de l’application (sur réception de l’événement interne Int.Event D). De fait, l’ensemble des composants de la plateforme (à l’exception du SM et de la mémoire Memory 2 ) n’est plus alimenté. La puissance statique du système est alors réduite à son minimum. 0.3.3 Modèle d’exécution et flot de conception logiciel Une grade partie de ce travail de thèse a porté sur le développement de l’outil LoMiTa (ultra Low-power Micro-Tasking), un flot complet de conception pour plateformes matérielles dédiées [104, 105]. S’inspirant de la plupart des infrastructures pour réseaux de capteurs, ce flot se base sur l’utilisation d’un langage dédié pour la spécification système (interactions entre les tâches, gestion des événements, gestion des ressources partagées) et sur la spécification du comportement des tâche en langage C-ANSI. A partir de ces spécifications, nous sommes capables de générer du VHDL synthétisable de la plateforme dans son ensemble (micro-tâches + moniteur système), permettant une implantation directe sur ASIC ou FPGA. Il nous semble important de préciser que notre but n’est pas de proposer un nouveau modèle de calcul pour des plate-formes de réseau de capteurs, notre approche se veut plutôt comme proposant un modèle d’exécution simple, qui soit bien adapté à ce que nous pensons être une solution architecturale innovante pour les nœuds d’un réseau de capteurs.

tel-00553143, version 1 - 6 Jan 2011 Une approche combinant power gating et spécialisation 11 Nous présentons ci-dessous une vue globale de notre flot de conception à base de micro-tâches, celui-ci peut se décomposer en deux parties (c.f. figure 6): � un outil de synthèse de matériel qui est utilisé pour générer la spécification VHDL de la micro-tâche à partir de sa spécification en ANSI-C; � Un flot système qui se sert d’une spécification de la plate-forme et de son graphe de tâches (exprimé à l’aide d’un langage dédié) et génère la description VHDL du moniteur système. La mise en oeuvre de notre flot de conception exploite les outils et principes du Model Driven Engineering (MDE), et plus particulièrement de l’infrastructure Eclipse Modeling Framework (EMF) [134], ainsi que les nombreux outils et technologies qui lui sont associés. Nous avons ainsi défini un méta-modèle pour décrire et manipuler des microarchitectures spécifiées au niveau RTL sous la forme de machine à états commandant des chemins de données (modèle FSM+Datapath). Ce méta-modèle est ensuite utilisé pour générer le code VHDL et SystemC des microarchitectures ainsi modélisées. En complément de ce méta-modèle, nous avons également utilisé les possibilités de l’outil MDE Xtext pour définir un langage dédié dont le but est de faciliter la spécification au niveau système de la plateforme (tâche, E/S, mémoires, etc.).

Synthèse, caractérisation et intérêt biomédical de (glyco ...
Synthèse, caractérisation et polymérisation par ouverture de cycle ...
Les bus à haut niveau de service
Analyse et synthèse de sons de piano par modèles physiques et de ...
Emission gamma de haute énergie dans les systèmes binaires ...
CONVENTION INDIVIDUELLE ATHLETES DE HAUT NIVEAU saison 2014-2015
[pastel-00600598, v1] Synthèse de composés ... - Chimie ParisTech
Martin Teichmann Atomes de lithium-6 ultra froids dans la ... - TEL
Etude des systèmes RFID opérants en rétrodiffusion modulée ultra ...
Du sillage des insectes aux gaz de Fermi ultra-froids: dynamique ...
Analyse tth, H EN WW avec ATLAS au LHC et étude des électrons à ...
Computer: PicoRadio Supports Ad Hoc Ultra-Low Power Wireless ...
Electroproduction de pions neutres dans le Hall A au Jefferson ...