PDF - 4 403 kB

tele.pw.edu.pl

PDF - 4 403 kB

UKŁADY LOGICZNE

Wykład dla kierunków:

Elektronika,

Telekomunikacja

/

Uklady

Logiczne

ASIC

FLEX

Prowadzi:

Tadeusz ŁUBA, (GE pok. 483)

GAL

EPLD

1


Organizacja

F = H(A,G(B))

Π G

≥ P(B):

P(A) • Π G ≤ P D

Wykład

T. Łuba

Funkcja boolowska

mgr D. Ojrzeńska –Wójter

dr P. Szotkowski

dr B. Zbierzchowski

prof. T. Łuba

Ćwiczenia

2


Egzamin...

Funkcja boolowska

Ćwiczenia 35 pkt.

Egzamin 65 pkt.

3


Literatura

1. Ashar P., Devadas S., Newton A. R.: Sequential logic synthesis,

Kluwer Academic

2. Minimization Algorithms for VLSI Synthesis, Kluwer Academic

Publishers, Boston, 1984.

3. Brown F. M.: Boolean Reasoning. The Logic of Boolean Equation,

Kluwer Academic Publishers, 1990.

4. Brzozowski J. A, Seger C-J.: Asynchronous Circuits, Springer Verlag,

New York 1995.

5. Brzozowski J., Łuba T.: Decomposition of Boolean Functions Specified

by Cubes. Journal of Multiple-Valued Logic and Soft Computing.

Vol. 9, pp. 377–417. Old City Publishing,

Łuba

Inc.,

T.,

Philadelphia 2003.

6. De Micheli G.: Synthesis and Optimization of Digital Circuits. McGraw-Hill,

New York, 1994. RównieŜ Ojrzeńska-Wójter tłumaczenie polskie: Synteza i optymalizacja D.

układów cyfrowych. WNT, Warszawa 1998.

7. Devadas, S., Ghosh, A., Układy and Keutzer, K. Logic logiczne

Synthesis. McGraw-Hill,

New York, 1994.

8. Gajski D.D.: Principles of digital design. Prentice-Hall International,

w zadaniach.

New jersey 1997.

9. Hassoun S., Sasao T., Brayton R. (ed.): Logic Synthesis and Verification.

Kluwer Academic Publishers, PW Warszawa PW

New York 2002. 2011 2015

10. Iman S., Pedram M.: Logic Synthesis for Low Power VLSI Design, Kluwer

Academic Publishers, 1999.

11. Kamionka-Mikuła H., Małysiak H., Pochopień B.: Układy cyfrowe. Teoria

i przykłady. Wyd. Pracowni Komputerowej Jacka Skalmierskiego.

Gliwice 2003.

12. Kania D.: Synteza logiczna przeznaczona dla matrycowych struktur

programowalnych typu PAL. Politechnika Śląska. Zeszyty Naukowe.

Nr 1619. Gliwice 2004.

13. Katz R. H.: Contemporary logic design. The Benjamin/Cummings

Publishing Company, Inc., Redwood City, 1994

14. Kohavi Z.: Switching and Finite Automata Theory. Mc-Graw-Hill,

New York, 1978.

15. Kuźmicz W.: Układy ASIC w polskich realiach. Przegląd Telekomunikacyjny

i Wiadomości Telekomunikacyjne, nr 8, pp. 457-460, 1995.

16. Lala P.K.: Practical digital logic design and testing. Prentice-Hall,

New Jersey 1996.

17. Łuba T.(red.), Rawski M., Tomaszewicz P., Zbierzchowski B.: Synteza

układów cyfrowych. WKŁ Warszawa 2003.

18. Łuba T., Zbierzchowski B., Zbysiński P.: Układy reprogramowalne dla

potrzeb telekomunikacji cyfrowej. Przegląd Telekomunikacyjny

i Wiadomości Telekomunikacyjne, nr 5, 2002.

Łuba T., Borowik G.:

Synteza logiczna

Oficyna Wydawnicza

19. Łuba T.: Synteza układów logicznych. WyŜsza Szkoła Informatyki

Stosowanej i Zarządzania, Wyd. 2, Warszawa 2001.

20. Łuba T.: Rola i znaczenie syntezy logicznej w technice cyfrowej

układów programowalnych. Elektronika, str. 15 ¸ 19, nr 7-8, 2002.

21. Łuba T., Jasiński K., Zbierzchowski B.: Programowalne układy

przetwarzania sygnałów i informacji - technika cyfrowa

w multimediach i kryptografii, Przegląd Telekomunikacyjny i Wiadomości

Telekomunikacyjne, str. 408-418, nr 8-9, 2003.

22. Majewski W., Albicki A.: Algebraiczna teoria automatów. WNT,

Warszawa 1980.

23. Mikołajczak B.: Algebraiczna i strukturalna teoria automatów. PWN,

Warszawa – Łódź 1985.

24. Mulawka J.: Systemy ekspertowe. WNT, Warszawa 1996.

25. Mrózek A., Płonka L.: Analiza danych metodą zbiorów

przybliŜonych. Zastosowania w ekonomii, medycynie i sterowaniu.

Akademicka Oficyna Wydawnicza PLJ, Warszawa 1999.

26. McCluskey E. J.: Logic design principles, with emphasis on testable

semicustom circuits. Prentice-hall International, Inc., New Jersey

1986.

27. Pawlak Z.:Rough Sets. Theoretical Aspects of Reasoning about

Data, Kluwer Academic Publishers, 1999.

28. Roth C. H.: Fundamentals of Logic Design. West Publ. CO., 1985.

29. Salsic Z., Smailagic A.: Digital systems design and prototyping

using field programmable logic. Kluwer Academic Publishers, 1997.

30. Sasao T.: Switching Theory for Logic Synthesis, Kluwer Academic

Publishers, 1999.

31. Sasao T.: Logic Synthesis and Optimization. Kluwer Academic

Publishers,1993.

32. Słowiński R.(ed.): Intelligent Decision Support - Handbook of

Applications and Advances of the Rough Sets Theory, Kluwer

Academic Publishers, Dordrecht 1992.

33. Scholl C.: Functional Decomposition with Application to FPGA

Synthesis. Kluwer Academic Publisher, Boston 2001.

34. Tyszer J.: Układy cyfrowe. Materiały pomocnicze do wykładów.

Wyd. Politechniki Poznańskiej. Poznań 2000.

35. Zieliński C.: Podstawy projektowania układów cyfrowych. PWN,

Warszawa 2003.

36. Zbysiński P., Pasierbiński J.: Układy programowalne – pierwsze

kroki. Wyd. II, Wydawnictwo BTC. Warszawa 2004.


Literatura


Literatura dla najbardziej

zainteresowanych

6


Z układami logicznymi mamy do czynienia od

dawna...

Rok 1847

11


JuŜ w latach 80. 20 wieku

Układ logiczny

12


…dzisiaj

miliony bramek logicznych

ASIC

Nowa jakość…

GAL

PAL

FPGA

FLEX

EPLD

…programowanie

połączeń

Programowalne moduły y logiczne

(Programmable Logic Devices)

13


Układy programowalne

(Programmable Logic Devices)

to układy scalone, których właściwości

funkcjonalne są definiowane nie przez

producenta, lecz przez końcowego

uŜytkownika. NajwaŜniejsza cechą tych

układów jest moŜliwość nadawania im (przez

programowanie) określonych przez

uŜytkownika cech funkcjonalnych, w jego

laboratorium czy na biurku, a nie w fabryce.

PLD

PLD

14


Układ kryptograficzny

PLD

ASIC

F@*q~

PLD

15


Komputerowe systemy projektowania

Ze względu na skomplikowaną budowę struktur

programowalnych ich realizacja nie moŜe e się odbywać bez…

GAL

PAL

FPGA

FLEX

EPLD

16


Komputerowe projektowanie…

Specyfikacja HDL

Synteza funkcjonalna

Synteza logiczna

Odwzorowanie

technologiczne

FPGA

17

17


Komputerowe projektowanie…

Specyfikacja HDL

Synteza funkcjonalna

Synteza logiczna

Odwzorowanie

technologiczne

FPGA

…aŜ do

zaprogramowania

układu!

Niestety aktualnie stosowane

procedury syntezy logicznej

nie są w pełni dostosowane do

najnowszych technologii

18


Przykład – prosty układ

x 1

x 2

x 3

x 10

kombinacyjny

Układ kombinacyjny

UK

y

.type fr

.i 10

.o 1

.p 25

0010111010 0

1010010100 0

0100011110 0

1011101011 0

1100010011 0

0100010110 0

1110100110 0

0100110000 0

0101000010 0

0111111011 1

0000010100 1

1101110011 1

0100100000 1

0100011111 1

0010000110 1

1111010001 1

1111101001 1

1111111111 1

0010000000 1

1101100111 1

0010001111 1

1111100010 1

1010111101 1

0110000110 1

0100111000 1

.e

19


LIBRARY ieee;

USE ieee.std_logic_1164.ALL;

ENTITY tl27 IS

PORT (

in: IN STD_LOGIC_VECTOR(9

DOWNTO 0);

out: OUT STD_LOGIC_VECTOR(0

DOWNTO 0)

);

END tl27;

Realizacja funkcji F

w systemie Quartus

ARCHITECTURE tl27_arch OF tl27 IS

BEGIN

pandor: PROCESS (in)

BEGIN

CASE in IS

WHEN "0010111010" => out out out out out out out out out out out out out out out out out out out out out out out out out out


LIBRARY ieee;

USE ieee.std_logic_1164.ALL;

ENTITY tl27 IS

PORT (

in: IN STD_LOGIC_VECTOR(9

DOWNTO 0);

out: OUT STD_LOGIC_VECTOR(0

DOWNTO 0)

);

END tl27;

Realizacja funkcji F

w systemie Quartus

ARCHITECTURE tl27_arch OF tl27 IS

BEGIN

pandor: PROCESS (in)

BEGIN

CASE in IS

WHEN "0010111010" => out out out out out out out out out out out out out out out out out out out out out out out out out out


LIBRARY ieee;

USE ieee.std_logic_1164.ALL;

ENTITY tl27 IS

PORT (

in: IN STD_LOGIC_VECTOR(9

DOWNTO 0);

out: OUT STD_LOGIC_VECTOR(0

DOWNTO 0)

);

END tl27;

ARCHITECTURE tl27_arch OF tl27 IS

BEGIN

pandor: PROCESS (in)

BEGIN

CASE in IS

WHEN "0010111010" => out out out out out out out out out out out out out out out out out out out out out out out out out out


Skuteczne rozwiązanie zanie tego

problemu…

Tradycyjne procedury

syntezy logicznej

Specyfikacja HDL

Synteza funkcjonalna

Nowe procedury

syntezy logicznej

Synteza logiczna

…moŜemy projektować systemy

cyfrowe lepiej niŜ ktokolwiek inny

na świecie!

Odwzorowanie

technologiczne

FPGA

23


Metody syntezy logicznej w zadaniach

eksploracji danych

Eksploracja danych (Data Mining) jest dynamicznie rozwijającą się

dziedziną informatyki o szerokich zastosowaniach: w telekomunikacji,

medycynie, bankowości…

Przy Przy wykrywaniu

anomalii

W medycynie do do np. np.

diagnozowania

pacjentów

oraz oraz spamu spamu

w sieciach

telekomunikacyjnych

W bankach

przy przy podejmowaniu

decyzji decyzji o przydzieleniu

kredytu kredytu

24


RSES ROSETTA

http://logic.mimuw.edu.pl/~rses/

Biomedical Centre (BMC)

Uppsala, Sweden

25


Eksperymenty

Nie są to systemy doskonałe i metodami syntezy

logicznej moŜna je znacznie udoskonalić

atributes objects RSES/ROSETTA prop. method reducts

trains 33 10 >5 h out of memory 5 h out of memory 90 min. 115556

26


Więcej na ten temat na stronie przedmiotu w katalogu

Artykuły i referaty:

Łuba T. (et al.): Rola i znaczenie syntezy logicznej w eksploracji danych dla

potrzeb telekomunikacji i medycyny. Przegląd Telekomunikacyjny

i Wiadomości Telekomunikacyjne, Nr. 5, 2014.

Łuba T., Rawski M., Zbierzchowski B.: Układy logiczne - niewykorzystane

szanse techniki cyfrowej dla telekomunikacji i teleinformatyki, Przegląd

Telekomunikacyjny i Wiadomości Telekomunikacyjne, Nr 8-9, 2008.

27


Podsumowanie

Sytuacja ta czyni z Układów logicznych jedną z

najciekawszych dziedzin techniki, której

opanowanie moŜe być kluczem do sukcesu

zawodowego wielu specjalistów elektroniki,

inŜynierii komputerowej , telekomunikacji,

a nawet inŜynierii biomedycznej i biocybernetyki.

28

More magazines by this user
Similar magazines