Por ejemplo

Admitiendo que la puerta C ha sido inicializada para operar en el modo
3 (modo handshake), después de que los datos hayan salido hacia la
puerta A, el bit 1 de la puerta C se dirigirá automáticamente al 1 lógico,
indicando al dispositivo externo que hay disponibles nuevos datos
(DAV). El dispositivo responderá entonces por la puesta a punto del bit 2
de la puerta C en 0 lógico (DACC), indicando que han sido leídos los
datos que salen ordinariamente por la puerta A. Tenga en cuenta que
para el Intel 8155 esta señal DACC es activa en el nivel bajo (es decir, en
0 lógico indica dato aceptado).
Puesto que hacia la puerta A no debe salir un nuevo valor del
microprocesador hasta que los valores previos hayan sido leídos, el
programa debe ejecutar un lazo de espera hasta que se reciba la señal
DACC. El 8155, por ello, contiene un registro separado de “status” que
incluye un cierto número de bits de “status” asociados con las
transferencias de datos a las puertas A y B. Como ejemplo el bit 1 de este
registro es energizado cuando salen datos hacia la puerta A “buffer” de
salida lleno y éste es borrado únicamente cuando la señal del DACC
hacia la entrada para la puerta A toma el nivel bajo.
95