Tema 5 Sistema de Entrada/Salida - QueGrande

More documents

Recommendations

Info

12 TEMA 5. SISTEMA DE ENTRADA/SALIDARegistro de estadoPI n PI 1Re istro de máscaraPetición deinterrupciónMMFigura 5.7: Enmascaramiento de las interrupcionesAl invocar un servicio de interrupción se pone en marcha un mecanismo muy similar ala llamada a una subrutina en el que la pila juega un papel muy importante tal y como semuestra en la figura 5.8. En este ejemplo el programa principal es interrumpido por unapetición con código de interrupción 2. El programa que da servicio a esta interrupciónse comienza a ejecutar, y entonces se recibe una petición de interrupción PI3 que esrechazada porque su nivel de prioridad es inferior a la actual. Posteriormente se recibeotra petición PI1 que sí debe ser atendida porque tiene mayor prioridad que PI2. Alterminar la ejecución del programa que da servicio a PI1 se regresa al programa de PI2,que también termina su ejecución y, antes de regresar al programa principal, el procesadorpermite la ejecución del programa de servicio de PI3, que ha estado pendiente todo esetiempo. Finalmente se vuelve al programa principal. En la parte de abajo de la figurase ve esto mismo desde el punto de vista de la pila, del registro contador de programa(PC) y de un registro de excepciones (RE) que contiene información sobre la excepcióno interrupción que está siendo atendida. En la pila se van guardando los valores de PC alos que hay que retornar (n+1 y q+1) y los valores de RE.Interrupciones en el MIPSPara el manejo de excepciones e interrupciones el MIPS utiliza el coprocesador 0. Eneste coprocesador existen una serie de registros que se utilizan para tratar este tipo deeventos:El registro EPC (Exception Program Counter): contiene la dirección de la instrucciónque se estaba ejecutando cuando se ha producido la excepción.El registro Status: contiene la máscara de interrupciones y los bits de autorización(ver figura 5.9):
5.5.GESTIÓN DE LA ENTRADA/SALIDA 13ProgramapPrograma deservicio de lainterrupción I2PIrPrograma deservicio de lainterrupción I1nn +1PIqq + 1PIPrograma deservicio de lainterrupción I3sLlega PI 2 Llega PI 3Llega PI 1Fin PI 1SPn + 1------ 000(No se altera)SPq + 1011------ 000SPn + 1------ 000PCpPCrPCq + 1RE- - - - - - 011RE- - - - - - 111RE- - - - - - 011Fin PI 2 Se trata PI 3Fin PI 3SPSPn + 1000SPPILAPCn + 1PCsPCn + 1RE- - - - - - 000RE- - - - - - 001RE- - - - - - 000Figura 5.8: Cambios en memoria y en registros debido a interrupciones
Page 1 and 2: Tema 5Sistema de Entrada/Salida5.1.
Page 3 and 4: 5.3.MÓDULOS DE ENTRADA/SALIDA 3dif
Page 5 and 6: 5.4. DIRECCIONAMIENTO DE LOS MÓDUL
Page 7 and 8: 5.5.GESTIÓN DE LA ENTRADA/SALIDA 7
Page 11: 5.5.GESTIÓN DE LA ENTRADA/SALIDA 1
Page 17: 5.6. PROCESADORES DE E/S 17sí mism

Tema 5 Sistema de Entrada/Salida - QueGrande

Create successful ePaper yourself

Delete template?

Save as template?