ì ì´ì¥ì¹ - íêµê¸°ì êµì¡ëíêµ

More documents

Recommendations

Info

$62T '_9KT âÃ«: ~ÃÂ°q {Â°Â»Ã« 02 Part I. Data Models 2 4 =k ÃÃ¦Ã4$

프로세서의 제어 – 제어 신호신호의 전달을 통해 게이트의 열림과 닫힘을 제어한다.게이트가 열리면 신호가 통과된다고 생각하면 된다.예13.3) 인출 주기에서는 다음과 같은 신호가 필요하다.MAR에 있는 데이터가 주소 버스에 실리도록 신호를 보내야 한다.제어 버스에 주기억장치 읽기 신호를 보내야 한다.데이터 버스에 있는 데이터를 MBR로 읽어 들여야 한다.PC 값을 하나 증가시키도록 신호를 보내야 한다.11/26내부 프로세서 조직보통 CPU 내에도 내부 버스가 있다.레지스터 간에 전용선으로 연결되어 있지 않고내부 버스를 사용한다.옆 그림에서 Z와 Y 레지스터는 ALU의 입력과출력을 위해 사용된다.예13.4)메모리에 있는 값을 AC에 더하는명령어의 세부 마이크로 연산의 구성t 1 : MAR [IR(address)]t 2 : MBR M(MAR)t 3 : Y [MBR]t 4 : Z [AC] + [Y]t 5 : AC [Z]ALU12/26
하드웨어 배선에 의한 구현제어 장치를 구현하는 방법하드웨어 배선에 의한 구현마이크로프로그램된 구현13/26제어장치의 입력명령어 레지스터제어 장치는 명령어 레지스터를 입력 받아 그것의 연산 코드를 해석하여야 한다.이를 위해 하나의 입력을 받아 하나의 출력을 발생하는 해독기(decoder)를 사용할수있다.일반적으로 해독기는 n 비트를 입력받아 2 n 비트를 출력한다.14/26
Page 1 and 2: ©copyright 2006컴퓨터구조(INA
Page 3 and 4: 인출 주기 - 계속마이크로
Page 5: 프로세서의 제어 - 기능적

ì ì´ì¥ì¹ - íêµ­ê¸°ì êµì¡ëíêµ

You also want an ePaper? Increase the reach of your titles

Delete template?

Save as template?

ì ì´ì¥ì¹ - íêµê¸°ì êµì¡ëíêµ