Problematiche di processamento ad alte prestazioni

More documents

Recommendations

Info

High Speed Packet Processing ASIC Network Processors (es. Intel IXP) Sistolic Processors (es. Xelerated X11) Multicore Processors (es. Cavium Octeon) Semantic Processors (es. Xambala) 16
Processing basato su ASICs Le soluzioni ASIC non sono flessibili Lunghi tempi di progettazione (18/22 mesi) Costi elevati di implementazione (~ 1M$) e aggiornamento Impossibilità di reagire velocemente alla domanda del mercato Una revisione del progetto richiede ulteriori 18/20 mesi Nuovi requisiti (“bloccare Skype”) Bug di progetto 17
Page 1 and 2: Architetture di processamento Panor
Page 3 and 4: Router di 2 a generazione Linecard
Page 5 and 6: Router di 3 a generazione Linecard
Page 7 and 8: Switching Fabric: Ouput Queuing Inp
Page 9 and 10: Switching Fabric: Virtual Output Qu
Page 11 and 12: Cisco 12816 16-slot, 40 Gigabit/slo
Page 13 and 14: Cisco CSR-1 Chassis da 320-Gbps,
Page 15: Maggiori problematiche attuali Nuo
Page 19 and 20: Esempio: Radisys ENP-2611 82559 10/
Page 21 and 22: Control Flow model vs Data Flow mod
Page 23 and 24: Flexible High Speed Packet Processi
Page 25 and 26: Pool-based processing: moduli dedic
Page 27 and 28: Pool-based processing: load balanci
Page 29 and 30: Packet Processing: uso di core RISC
Page 31 and 32: Data flow processor: esempio Coproc
Page 33 and 34: DFP e branches Costrutti condizion
Page 35: Data-flow processor: modello di pro

Problematiche di processamento ad alte prestazioni

You also want an ePaper? Increase the reach of your titles

Delete template?

Save as template?