Arquiteturas Superescalares

More documents

Recommendations

Info

Trace Cache Trabalhos bastante recentes tem proposto o uso de Trace Caches para implementar máquinas VLIW com código compatível com máquinas não VLIW: Estas arquiteturas, denominadas arquiteturas VLIW com trace scheduling dinâmico, implementam 2 máquinas: uma máquina RISC convencional baseada em um pipeline simples e uma máquina VLIW. A máquina VLIW só entra em operação quando o código de um “trace”, armazenado no Trace Cache, é executado pela segunda vez. A compactação de código é gerada por hardware a partir do código armazenado no Trace Cache.
Trace Cache Utiliza uma memória cache adicional para armazenar os “traces” das instruções mais recentemente executadas, que é consultada pela unidade de busca de instruções. Quando muitos laços são executados, o “trace cache” tende a ter uma alta taxa de acerto. I-cache Trace cache
Page 1 and 2: Univ ersidade Federal do Rio de Jan
Page 3 and 4: Arquiteturas Superescalares Organi
Page 5 and 6: Arquiteturas Superescalares Recupe
Page 7 and 8: MIPS R10000
Page 9 and 10: Degradação do Desempenho da Opera
Page 11: Trace Cache Esquema proposto por R
Page 15 and 16: Trace Cache Trace cache é um novo
Page 17 and 18: Trace Cache - Desempenho Três apli
Page 19 and 20: Janela de Instruções Na implemen
Page 21 and 22: Tabela de Renomeação Para realiz
Page 23 and 24: Tabela de Renomeação Deste modo,
Page 25 and 26: Algoritmo de Tomasulo
Page 27 and 28: Algoritmo de Tomasulo A unidade de
Page 29 and 30: A Difusão de Resultados no CDB Os
Page 31 and 32: Resolução das Dependências de Da
Page 33 and 34: Buffer de Reordenação Quando uma
Page 35 and 36: Buffer de Reordenação Para recup
Page 37 and 38: Unidade Funcional de Load/Store In
Page 39 and 40: Unidade Funcional de Load/Store O

Arquiteturas Superescalares

Create successful ePaper yourself

Delete template?

Save as template?