eletrônica digital

ELETRôNICA 4
Figura 4.1
Dispositivos de
memória elementar.
Figura 4.2
Detalhe interno do latch
RS mostrando duas portas
NOR acopladas por
realimentações cruzadas.
Os circuitos lógicos combinacionais permitem funções como decodificação,
soma e subtração, comparação e muitas outras. Entretanto,
funções mais avançadas (que dependem do tempo, memorização de
dados, sequência de operações etc.) não podem ser implementadas com o mesmo
princípio. Nesse caso, devemos recorrer ao projeto de circuitos lógicos sequenciais.
Em um circuito sequencial, os valores das saídas em determinado instante dependem
não só da combinação das variáveis de entrada, mas também do valor
anterior, isto é, do valor que a saída tinha antes da aplicação da nova combinação
de valores nas entradas. Para isso, é necessário utilizar dispositivos de memória
elementares capazes de armazenar as variáveis de saída internamente a cada
transição de estado (figura 4.1).
Entradas
Circuito
Combinacional
Estado
interno
4.1 Elementos de memória
Saídas
O latch RS é um elemento de memória simples com capacidade de armazenamento
temporário de um bit. Esse dispositivo consiste em duas portas NOR
acopladas por realimentações cruzadas (figura 4.2).
S
R
Q
Q
Analisando a figura 4.2, podemos notar que as entradas S (set) e R (reset) ficam
normalmente em nível “0”, sendo ambas ativas em nível lógico “1”. Fazendo
S = 1, obtém-se Q = 1. Esse nível é mantido após a retirada do nível “1” da
entrada S e permanece até que seja aplicado nível “1” na entrada R. Fazendo
R = 1, obtém-se Q = 0. Esse nível é mantido após a retirada do nível “1” da
entrada R e permanece até que seja aplicado nível “1” na entrada S.
A tabela verdade referente ao latch RS (figura 4.3) considera as entradas ativas
em nível lógico alto.
86 87
Reset
0
0
1
1
Tabela verdade
Analisando a tabela, podemos notar que S = 1 e R = 1 é inválido. Isso acontece
porque:
• Nesse caso particular, as duas saídas Q e Q’ seriam iguais a “0”, o que implicaria
de imediato a inconsistência com a teoria das saídas Q e Q’.
• Outro ponto crítico ocorre quando passamos desse estado para S = 0 e
R = 0. Nesse caso, seguindo a tabela verdade e o comportamento do latch, a
saída deveria permanecer inalterada, o que não acontece, gerando um estado
indefinido para Qn + 1 e Q’n + 1.
Devido a essa ambiguidade, a condição S = 1 e R = 1 não é usada para latch RS.
O circuito do latch RS com portas NAND é mostrado na figura 4.4.
S
R
Set
0
1
0
1
Q
mantém
1
0
/Q
0
1
inválido
O circuito da figura 4.4 é equivalente ao apresentado no item anterior, portanto
sua tabela verdade e símbolo lógico não se alteram (figura 4.5).
S
R
Q
Q
Q
Q
Figura 4.3
Representação do latch
RS mostrando somente as
entradas e saídas e a tabela
verdade correspondente.
Figura 4.4
Detalhe interno do
circuito do latch RS
com portas NAND.
CAPÍTULO 4