Mikroprocesorski sistemi Mikroprocesorska elektronika - Tutoriali

More documents

Recommendations

Info

Analogija sa piano arhitekturom Piano arhitektura se definiše specifikacijom tastature. Tastatura je interfejs ovog muzičkog instrumenta prema korisniku. Tastatura se sastoji od 88 dirki, 36 crnih i 52 belih. Pritiskom na dirku generiše se ton. Note: Note Uredjenje dirki je identično za sve tipove piana (arhitektura), tako da onaj koji zna da svira na jednom tipu piana zna i na svim ostalim tipovima. (organizacije, tj. implementacije)
Implementation Domains An implementation domain is the collection of devices, logic levels, etc. which the designer uses. Possible implementation domains: • VLSI on silicon • TTL or ECL chips • Gallium Arsenide chips • PLA’s or sea-of-gates arrays • Fluidic logic or optical switches
Page 1 and 2: Mikroprocesorski sistemi Mikroproce
Page 3 and 4: Računarski sistemi-definicija pojm
Page 5 and 6: Komponente računarskog sistema Po
Page 7 and 8: Arhitektura i organizacija računar
Page 9 and 10: Arhitektura i organizacija računar
Page 11: What is “Computer Architecture”
Page 15 and 16: Hijerarhijska organizacija računar
Page 19 and 20: Operacije koje obavlja računar - p
Page 21 and 22: Globalna struktura računara
Page 23 and 24: Odnos hardver, sistremski softver i
Page 25 and 26: High Level Language Program Assembl
Page 29 and 30: Karakteristike: Prva generacija - m
Page 31 and 32: Karakteristike: Treća generacija -
Page 33 and 34: Mehanizmi za prevodjenje sa HLL-a n
Page 35 and 36: Proces kompilacije Proces kompilac
Page 37 and 38: Compiler Phase
Page 39 and 40: Preview: Code Optimisation
Page 41 and 42: Optimizing Compilers
Page 43 and 44: Constant Folding
Page 45 and 46: Constant Propagation - cont.
Page 47 and 48: Reduction in Strenght - cont.
Page 49 and 50: Common Sub-Expression Elimination -
Page 51 and 52: Register Allocation & Assignement
Page 53 and 54: Assembler
Page 55 and 56: Object File
Page 57 and 58: Loader
Page 59 and 60: Interpretacija - prednosti i nedost
Page 61 and 62: Proces kompilacije za Java aplete
Page 63 and 64:
Pogled programera na sistem Sa ta~
Page 65 and 66:
The Computer Architect’s Architec
Page 67 and 68:
Osnovi o računarima I poglavlje -
Page 69 and 70:
Hardverske komponente računarskog
Page 71 and 72:
Buses as Multiplexers • Interconn
Page 73 and 74:
One and Two Bus Architecture Exampl
Page 75 and 76:
Hardverske komponente- ulazno-izlaz
Page 77 and 78:
Ulazno-izlazni uredjaji - interfejs
Page 79 and 80:
Page 81 and 82:
Operacije koje obavlja CPU Neke od
Page 83 and 84:
Hardverske komponente - memorija Me
Page 85 and 86:
Accessing Memory—Writing to Memor
Page 87 and 88:
Osnovne karakteristike glavne memor
Page 89 and 90:
Keš memorija Princip rada keša s
Page 91 and 92:
Kod savremenih ra~unarskih sistema
Page 93 and 94:
Page 95 and 96:
Pojednostavljeni operativni sistem
Page 97 and 98:
Komunikaciona komponenta Veliki br
Page 99 and 100:
Evolucija arhitekture računara gen
Page 101 and 102:
Klasifikacione šeme Analiziraćem
Page 103 and 104:
Druga klasifikaciona (Fllyn-ova) š
Page 105 and 106:
Treća klasifikaciona šema Ovaj k
Page 107 and 108:
Performanse Performanse su klju~ni
Page 109 and 110:
Rešenje: Performanse Razmak od 197
Page 111 and 112:
Processor Technology => dramatic ch
Page 113 and 114:
Primer : Evaluacija performans perf
Page 115 and 116:
Primer : Evaluacija performans perf
Page 117 and 118:
Izbor metrike za procenu performans
Page 119 and 120:
Procesorske i sistemske perfomansne
Page 121 and 122:
Linearnost Vrednost metrike treba
Page 123 and 124:
Repetitivnost Za metriku ka`emo da
Page 125 and 126:
Nezavisnost Dobra metrika treba da
Page 127 and 128:
Taktna frekvencija Kod najve}eg br
Page 129 and 130:
Taktna frekvencija - produžetak pr
Page 131 and 132:
Dobre osobine MIPS-a su: Loše oso
Page 133 and 134:
Relativni MIPS Da bi se otklonili
Page 135 and 136:
Broj ciklusa po instrukciji / Broj
Page 137 and 138:
Jednačina Taktni ciklus po instruk
Page 139 and 140:
SPEC Da bi standardizovali aktueln
Page 141 and 142:
SPEC metodologija je znatno rigoroz
Page 143 and 144:
Aritmeti~ka sredina se definiše ka
Page 145 and 146:
Harmonijska sredina Uobi~ajeno se k
Page 147 and 148:
Geometrijska sredina Analiti~ari p
Page 149 and 150:
Odrediti aritmeti~ke i geometrijske
Page 151 and 152:
Benčmark Ben mark programi Ako `e
Page 153 and 154:
Tipovi benčmark ben mark programa
Page 155 and 156:
Benčmark Ben mark - mešavina me a
Page 157 and 158:
Benčmark Ben mark - mešavina me a
Page 159 and 160:
Sinteti intetički ki benčmark ben
Page 161 and 162:
Mikrobenčmarkovi Mikroben markovi
Page 163 and 164:
Programski kerneli- kerneli produž
Page 165 and 166:
Benčmark Ben mark strategije Najv
Page 167 and 168:
Projektanti ra~unarskih sistema ~es
Page 169 and 170:
Amdahl-ov Amdahl ov zakon Performa
Page 171 and 172:
Amdahl-ov Amdahl ov zakon - produž
Page 173 and 174:
Posledice Amdahl-ovog Amdahl ovog z
Page 175 and 176:
Benčmark Ben mark za fiksno vreme
Page 177 and 178:
Skaliranje Amdahl-ovog Amdahl ovog
Page 179 and 180:
Skaliranje Amdahl-ovog Amdahl ovog
Page 181 and 182:
Benčmarkovi Ben markovi koji se od
Page 183 and 184:
STREAM STREAM je sinteti~ki ben~ma
Page 185 and 186:
SIEVE - algoritam manuelnog postupk
Page 187 and 188:
NAS kerneli NAS (Numerical Aerodin
Page 189 and 190:
Whetstone i Dhrystone oba ben~mark
Page 191 and 192:
SPEC benčmark ben mark familija -
Page 193 and 194:
Prezentacija podataka III poglavlje
Page 195 and 196:
Bitovi kao jedinice informacija Po
Page 197 and 198:
Tipovi podataka Ista vrednost se m
Page 199 and 200:
Pozicioni koeficijenti i težine te
Page 201 and 202:
Binarne i heksadecimalne prezentaci
Page 203 and 204:
Prezentacija decimalnih vrednosti u
Page 205 and 206:
Proširenje Pro irenje neoznačenih
Page 207 and 208:
Odsecanje broja (truncating number)
Page 209 and 210:
Obim podataka Memoriju ra~unara ~i
Page 211 and 212:
Organizacija memorije sa aspekta ob
Page 213 and 214:
Adresiranje na nivou fiksnih reči
Page 215 and 216:
Poravnanje Bajt adresiranje i orga
Page 217 and 218:
Bit i bit-polje bit polje Bit polj
Page 219 and 220:
Uredjenost bajtova u okviru reči r
Page 221 and 222:
Klasifikacija podataka Tipove poda
Page 223 and 224:
Korisničko Korisni ko definisani p
Page 225 and 226:
Označeni Ozna eni i neoznačeni ne
Page 227 and 228:
Predstavljanje i opseg neoznačenih
Page 229 and 230:
Znak moduo Kod ove binarne prezent
Page 231 and 232:
Dvojični Dvoji ni komplement Form
Page 233 and 234:
Logički Logi ki tipovi Logi~ki ti
Page 235 and 236:
ASCII is a 7-bit code, commonly sto
Page 237 and 238:
Unicode karakter kôd Unicode is a
Page 239 and 240:
Brojevi u fiksnom zarezu Reprezent
Page 241 and 242:
Brojevi u pokretnom zarezu Vrednos
Page 243 and 244:
Izračunavanje Izra unavanje brojev
Page 245 and 246:
Struktuirani tipovi podataka Jednod
Page 247 and 248:
Polja (višedimenzionalni (vi edime
Page 249 and 250:
Podaci o slici Alfanumeri~ki podac
Page 251 and 252:
Primer Primer slike kod koje se sv
Page 253 and 254:
Bit mapirane mapirane slike - stand
Page 255 and 256:
Definicija osnovnih pojmova o prika
Page 257 and 258:
Objektne slike Kada sliku ~ine geo
Page 259 and 260:
S obzirom da se objekti definišu m
Page 261 and 262:
Kompresija podataka - produžetak p
Page 263 and 264:
Sistemsko struktuirani tipovi podat
Page 265 and 266:
Redovi čekanja ekanja (queue) Po
Page 267 and 268:
Predstavljanje instrukcija i način
Page 269 and 270:
What Must an Instruction Specify? D
Page 271 and 272:
Adresni deo instrukcije Sastavni d
Page 273 and 274:
Primer: Kodiranje instrukcija sa pr
Page 275 and 276:
Diskusije u vezi izbora formata - p
Page 277 and 278:
Diskusije u vezi izbora formata - p
Page 279 and 280:
Program mer’s mer s Model of SRC
Page 281 and 282:
Broj adresa Jedan od standardnih n
Page 283 and 284:
The 4 Address Instruction • Expli
Page 285 and 286:
The 3 Address Instruction • Addre
Page 287 and 288:
The 2 Address Instruction • Be aw
Page 289 and 290:
We now need instructions to load an
Page 291 and 292:
The 0 Address Instruction • Uses
Page 293 and 294:
General Register Machines • It is
Page 295 and 296:
Načini Na ini izvodjenja - adresno
Page 297 and 298:
Načini Na ini adresiranja Svakom
Page 299 and 300:
Princip rada jedne mikroarhitekture
Page 301 and 302:
Page 303 and 304:
Page 305 and 306:
Page 307 and 308:
Adresni načini na ini rada Odredju
Page 309 and 310:
Načini Na ini adresiranja U zavis
Page 311 and 312:
Indirektno adresiranje Indirektnom
Page 313 and 314:
Relativno adresiranje - produžetak
Page 315 and 316:
Primer: Neposredno adresiranje
Page 317 and 318:
Primer: Direktno adresiranje
Page 319 and 320:
Primer: Registarsko adresiranje
Page 321 and 322:
Indirektno adresiranje preko memori
Page 323 and 324:
Registarsko indirektno adresiranje
Page 325 and 326:
Relativno adresiranje Kada se deo
Page 327 and 328:
Primer: PC - relativno adresiranje
Page 329 and 330:
Primer: Bazno-registarsko Bazno reg
Page 331 and 332:
Indeksno adresiranje Primer:
Page 333 and 334:
Primer: Autoindeksiranje - postinkr
Page 335 and 336:
Primer: Autoindeksiranje - preinkre
Page 337 and 338:
Primer: Autoindeksiranje - kombinov
Page 339 and 340:
Primer 1: Primer 2: Korišćenje Ko
Page 341 and 342:
Indirektno sa indeksiranjem kod ska
Page 343 and 344:
Efektivna adresa se izračunava kao
Page 345 and 346:
Common Addressing Modes
Page 347 and 348:
Odgovor adresni na~in rada simboli~
Page 349 and 350:
The Instruction Set: a Critical Int
Page 351 and 352:
Zahtevi ahtevi koje treba da ispuni
Page 353 and 354:
Top 10 80x86 Instructions ° Rank i
Page 355 and 356:
Move Store Load Exchg Clr Set Push
Page 357 and 358:
Example Load & Store Instructions:
Page 359 and 360:
Add Sub Mul Div Abs Neg Inc Dec FAd
Page 361 and 362:
And Or Not Xor Shl Shr Rol Ror Logi
Page 363 and 364:
Instrukcije za promenu toka program
Page 365 and 366:
Efekat gneždjenja gne djenja kod p
Page 367 and 368:
Examples of Branch Instructions Ins
Page 369 and 370:
HLL Conditionals Implemented by Con
Page 371 and 372:
Branch Instructions—Example Instr
Page 373 and 374:
In Out Stio Tstio Ulaz-izlaz Ulaz i
Page 375 and 376:
Oscall Upravljanje sistemom uzrokuj
Page 377 and 378:
Uvod u asemblerski jezik VI poglavl
Page 379 and 380:
Primer : Asemblerski jezik Za mikro
Page 381 and 382:
Asemblerski jezik - binarna forma P
Page 383 and 384:
Asemblerski jezik - mnemonici Prog
Page 385 and 386:
Proces razvoja programa na asembler
Page 387 and 388:
Kros-asembler Kros asembler Punila
Page 389 and 390:
Karakteristike asemblerskog jezika
Page 391 and 392:
Page 393 and 394:
Page 395 and 396:
Page 397 and 398:
Formati asemblerskih instrukcija S
Page 399 and 400:
Formati Format asemblerskih instruk
Page 401 and 402:
Izraz (expression) predstavlja komb
Page 403 and 404:
tip opkôd opk komentar upravljanje
Page 405 and 406:
Proces asembliranja - produžetak p
Page 407 and 408:
Problem obraćanja obra anja unapre
Page 409 and 410:
Tabela simbola Tabela simbola - im
Page 411 and 412:
Drugi prolaz U ovom prolazu obavlj
Page 413 and 414:
Makro naredbe i potprogrami - produ
Page 415 and 416:
Definicija makro naredbe li~i na de
Page 417 and 418:
Tri celine kod definicije makro nar
Page 419 and 420:
Procedure Procedura je osnovna prog
Page 421 and 422:
Aktivnosti kod poziva procedura Pr
Page 423 and 424:
Prenos upravljanja izmedju programa
Page 425 and 426:
Tipovi argumenata i parametri koji
Page 427 and 428:
Primer : Slede}om sekvencom instruk
Page 429 and 430:
Primer : Prenos preko magacina Argu
Page 431 and 432:
Prednosti : Nedostaci : Prenos pre
Page 433 and 434:
Prenos podataka preko memorijskih l
Page 435 and 436:
"In In-line line" kodiranje Metod
Page 437 and 438:
Primer : Slede}om sekvencom koja je
Page 439 and 440:
Projektovanje modularnih programa i
Page 441 and 442:
Primer : Funkcionalni opis Hexout (
Page 443 and 444:
Primer : Algoritamski opis Jedan ti
Page 445 and 446:
Tabela o korišćenju kori enju reg
Page 447 and 448:
Primer : Tabela o korišćenju kori
Page 449 and 450:
Primer : "In In line" line dokument
Page 451 and 452:
Globalna struktura računara ra una
Page 453 and 454:
Opšti Op ti dijagram stanja CPU-a
Page 455 and 456:
Struktura jednog jednostavnog 8-bit
Page 457 and 458:
Fetch i Decode ciklusi za jednostav
Page 459 and 460:
Kompletni dijagram stanja jednostav
Page 461 and 462:
Struktura upravljačke upravlja ke
Page 463 and 464:
Vrednosti brojača broja a za predl
Page 465 and 466:
Generisanje upravljačkih upravlja
Page 467 and 468:
Trasa izvršenja izvr enja jednosta
Page 469 and 470:
(R0) ←(R0) + (R1) (BUF1) ←(R0)
Page 471 and 472:
Podela računara ra unara U odnosu
Page 473 and 474:
Registar/Memroija arhitektura
Page 475 and 476:
LS, R/M, i R+M arhitekture
Page 477 and 478:
Tipovi upravljačkih upravlja kih j
Page 479 and 480:
Karakteristike mikroprogramskog upr
Page 481 and 482:
Struktura jednostavne mikroprograms
Page 483 and 484:
Tipična sekvenca izvršenja mikroi
Page 485 and 486:
Organizacija mikroprogramske reči
Page 487 and 488:
Organizacija indirektnog kodiranja
Page 489 and 490:
Sekvenciranje mikroinstrukcija Upra
Page 491 and 492:
Organizacija adresnog prostora
Page 493 and 494:
Talasni dijagrami karakterističnih
Page 495 and 496:
Jednostavno kolo za reset kod mikro
Page 497 and 498:
Kola za generisanje stanja čekanja
Page 499 and 500:
Struktura U/I podsistema
Page 501 and 502:
Problemi kod projektovanja U/I sist
Page 503 and 504:
Povezivanje U/I interfejsa na magis
Page 505 and 506:
Povezivanje U/I periferija preko in
Page 507 and 508:
Način sprezanja U/I interfejsa na
Page 509 and 510:
Realizacija memorijsko-preslikanog
Page 511 and 512:
U/I tehnike za prenos podataka Teh
Page 513 and 514:
Tokovi podataka kod različitih tip
Page 515 and 516:
Tipovi programiranog U/I prenosa P
Page 517 and 518:
Uslovni U/I prenos
Page 519 and 520:
Tehnika za opsluživanje U/I uredja
Page 521 and 522:
Prekidna U/I tehnika Kod prekidne
Page 523 and 524:
Prošireni dijagram stanja procesor
Page 525 and 526:
Spoljni interfejs signali za prekid
Page 527 and 528:
Prihvatanje adrese za obradu prekid
Page 529 and 530:
Hardver i tajming za vektorski prek
Page 531 and 532:
Tehnike za prihvatanje prekida Če
Page 533 and 534:
Softversko kružno ispitivanje zaht
Page 535 and 536:
Lančanje
Page 537 and 538:
Tipična aplikacija vektorskog prek
Page 539 and 540:
Računarski sistem sa DMA
Page 541 and 542:
Tipična sekvenca u toku DMA transa
Page 543 and 544:
Normalni i burst DMA način rada
Page 545 and 546:
Moguće DMA hardverske konfiguracij
Page 547 and 548:
Moguće DMA hardverske konfiguracij
Page 549 and 550:
Write D_podaci 1 0 1 2 3 dekoder 2
Page 551 and 552:
17-bitna upravlja~ka re~ je oblika
Page 553 and 554:
Odgovor Simbolički upravljačka re
Page 555 and 556:
Zadatak 3. Mikrora~unarski sistem p
Page 557 and 558:
Koriste}i hardver prikazan na slici
Page 559 and 560:
Mikroprocesorski sistemi II deo Nap
Page 561 and 562:
Instruction Set Architecture: What
Page 563 and 564:
Arhitektura se često naziva ISA. A
Page 565 and 566:
Realizacija Realizacija implementa
Page 567 and 568:
Projektovanje mikroprocesora- šta
Page 569 and 570:
Dinamičko-statički interfejs Dve
Page 571 and 572:
Prikaz mogućih razmeštaja DSI-a k
Page 573 and 574:
Serijsko, protočno i paralelno izv
Page 575 and 576:
Protočna obrada instrukcija Proto
Page 577 and 578:
Tro-, četvoro-, i peto-stepena pro
Page 579 and 580:
Preklapanje, plitka i duboka proto
Page 581 and 582:
Talasna protočnost kao jedna od su
Page 583 and 584:
Šta znače skraćenice RISC i CISC
Page 585 and 586:
upravlja~ka jedinica (control unit
Page 587 and 588:
veliko polje registara (large regis
Page 589 and 590:
Smernice razvoja kod CISC-ova Repr
Page 591 and 592:
RISC izazovi Nakon tri decenije ra
Page 593 and 594:
RISC izazovi -prod. RISC procesor
Page 595 and 596:
Šta je donela dvo-decenijska ISA d
Page 597 and 598:
Ko je dobio, a ko izgubio ? Debata
Page 599 and 600:
Tri klase zavisnosti/hazarda Razli
Page 601 and 602:
Definicija RAW, WAR i WAW
Page 603 and 604:
Neophodni uslovi da se u protočnom
Page 605 and 606:
Upravljačke zavisnosti/ hazardi Pr
Page 607 and 608:
Performansne mere - broj procesorsk
Page 609 and 610:
Performansne mere - ubrzanje Ubrza
Page 611 and 612:
Performansne mere - efikasnost Efi
Page 613 and 614:
ALU instrukcije Analizira}emo prvo
Page 615 and 616:
Potrebna struktura FX-4P za ADD Add
Page 617 and 618:
Karakteristike Load i Store instruk
Page 619 and 620:
Iskorišćenost stepeni kod FX-5P z
Page 621 and 622:
Potrebna struktura FX-5P za Load Lw
Page 623 and 624:
Potrebna struktura FX-5P za Store S
Page 625 and 626:
Format Branch instrukcija Uslovne i
Page 627 and 628:
Potrebna struktura FX-5P za Branch
Page 629 and 630:
Zastoji u radu protočnog sistema
Page 631 and 632:
Tehnike za ubrzanje rada-premošća
Page 633 and 634:
Putevi premošćavanja kada je vode
Page 635 and 636:
Prozori fiksnog i promenljivog obim
Page 637 and 638:
Odmotavanje petlji Petlje čine zn
Page 639 and 640:
Odmotavanje petlje - slučaj 1 Slu
Page 641 and 642:
MIPS procesor MIPS xx je jedan od
Page 643 and 644:
Formati instrukcija kod MIPS-a Note
Page 645 and 646:
Zadatak 1. Slede}i programski segm
Page 647 and 648:
Odgovor:
Page 649 and 650:
Zadatak 2. Registarsko zasnovana ar
Page 651 and 652:
Na slici prikazana je kôdna sekven
Page 653 and 654:
Odgovor-prod. Kada se dozvoli preu
Page 655 and 656:
Odgovor: Vreme života promenljivih
Page 657 and 658:
Engineering design
Page 659 and 660:
Conceptuall illustration of possibl
Page 661 and 662:
Scalar pipeline machine
Page 663 and 664:
Superpipelined MIPS R4000 8-stage p
Page 665 and 666:
VLIW machine of degree n=3
Page 667 and 668:
Two commercial instruction pipeline
Page 669 and 670:
6-stage instruction pipeline
Page 671 and 672:
Access to RF
Page 673 and 674:
WAW, WAR, and RAW hazards
Page 675 and 676:
Forwarding paths for ALU leading in
Page 677 and 678:
Impact on ALU, Load, and Branch pen
Page 679 and 680:
Direct, associative, and set-associ
Page 681 and 682:
Memory hierarchy
Page 683 and 684:
DRAM accesses
Page 685 and 686:
Processes switching
Page 687 and 688:
Direct cache
Page 689 and 690:
Set-associative cache
Page 691 and 692:
Disk
Page 693 and 694:
Stall cycle induced by backward pro
Page 695 and 696:
Parallel pipeline of width s=3
Page 697 and 698:
Parallel pipeline with four executi
Page 699 and 700:
singleentry buffer Interpipeline-st
Page 701 and 702:
6-stage superscalar pipeline
Page 703 and 704:
Centralized reservation station
Page 705 and 706:
Dynamic pipeline with reservation s
Page 707 and 708:
Branch target address generation pe
Page 709 and 710:
Alpha 21064 pipeline stages
Page 711 and 712:
IBM POWER (RIOS) pipeline stages
Page 713 and 714:
Intel Pentium pipeline stages
Page 715 and 716:
Intel P6 pipeline stages
Page 717 and 718:
Motorola MC68060 pipeline stages
Page 719 and 720:
Sun UltraSPARC-I pipeline stages
Page 721 and 722:
Processor Control Datapath The Big
Page 723 and 724:
Hijerarhijska organizacija memorije
Page 725 and 726:
Processor-DRAM Gap Microprocessor
Page 727 and 728:
Volatile vs non Volatile Types of M
Page 729 and 730:
Typical Applications of DRAM
Page 731 and 732:
Veliki kraj u odnosu na mali kraj
Page 733 and 734:
Prezentacija u BE i LE
Page 735 and 736:
Struktura memorijskog čipa
Page 737 and 738:
Memorijska adresa i memorijska mapa
Page 739 and 740:
Primer 1: Memorijska mapa
Page 741 and 742:
Primer 2: Memorijska mapa i dekoder
Page 743 and 744:
Preslikavanje memorijskih prostora
Page 745 and 746:
Realizacija jedne adresne šeme
Page 747 and 748:
Realizacija dekodera adresa koriš
Page 749 and 750:
ROM model sa programibilnim OR polj
Page 751 and 752:
PAL model sa programibilnim AND i O
Page 753 and 754:
Izgled FPGA kola
Page 755 and 756:
Tipičan način povezivanja memorij
Page 757 and 758:
Tajming ciklusa upisa u memoriju
Page 759 and 760:
Struktura dinamičke memorije
Page 761 and 762:
Povezivanje DRAM-ova
Page 763 and 764:
Tajming kod dinamičkih memorija
Page 765 and 766:
Virtuelna - fizička adresa
Page 767 and 768:
Memorijski moduli
Page 769 and 770:
Dual-port memorija
Page 771 and 772:
Princip rada kružnog bafera
Page 773 and 774:
Asocijativna memorija
Page 775 and 776:
Memorija u sistemu sa većim brojem
Page 777 and 778:
Temporal- and spatial-locality of r
Page 779 and 780:
L1 i L2 keš
Page 781 and 782:
grafički kontroler PCI-Bus CD-ROM
Page 783 and 784:
Gradivni delovi keš memorije
Page 785 and 786:
Keš memorija - primer organizacije
Page 787 and 788:
≈ ≈ = ≈ Asocijativna keš mem
Page 789 and 790:
≈ ≈ Direktno preslikana keš me
Page 791 and 792:
Preslikavanje adresa kod direktno p
Page 793 and 794:
Primer dvostruko skupno-asocijativn
Page 795 and 796:
Položaj keša u sistemu - prod.
Page 797 and 798:
Interni i eksterni keš
Page 799 and 800:
Procenat promašaja u funkciji od o
Page 801 and 802:
Politike zamene kod keša
Page 803 and 804:
Šta je magistrala ? Magistrala je
Page 805 and 806:
Tipičan primer sistemske magistral
Page 807 and 808:
Podela magistrala u zavisnosti od n
Page 809 and 810:
Termini vezani za magistrale Ploč
Page 811 and 812:
Tipovi prenosa podataka preko magis
Page 813 and 814:
Načini organizacije adresiranja -
Page 815 and 816:
Načini organizacije adresiranja -
Page 817 and 818:
Podela magistrala - vremensko vodje
Page 819 and 820:
Mašinski ciklus Čitanje i Upis ko
Page 821 and 822:
Arbitraža na magistrali Arbitraž
Page 823 and 824:
grafički kontroler CD-ROM kontrole
Page 825 and 826:
četiri PCI slota na 33 MHz ili dva
Page 827 and 828:
Povezivanje interfejs logike magist
Page 829 and 830:
Kruti disk sa većim brojem ploča
Page 831 and 832:
Logičke komponente krutog diska
Page 833 and 834:
Odnos izmedju struje upisa, promene
Page 835 and 836:
Tipični kodovi kod digitalnog magn
Page 837 and 838:
Izgled diska sa aspekta pisti i sek
Page 839 and 840:
Formatiranje Winchester diska
Page 841 and 842:
Tipičan prikaz boot oblasti
Page 843 and 844:
Struktura arhitekture diska
Page 845 and 846:
Jedinica magnetne trake
Page 847 and 848:
Fizički raspored pisti
Page 849 and 850:
Fizička struktura trake
Page 851 and 852:
Datoteka na više volumena
Page 853 and 854:
Organizacija zapisa kod streamer tr
Page 855 and 856:
Lociranje bloka kod PC/T formata
Page 857 and 858:
QIC-24 format sa devet pisti
Page 859 and 860:
Princip rada CD-ROM-a
Page 861 and 862:
Tehnologija zapisa
Page 863 and 864:
ULAZNO-IZLAZNI UREDJAJI
Page 865 and 866:
Tastatura koja koristi dva načina
Page 867 and 868:
Ne-multipleksirani interfejs
Page 869 and 870:
Istovremeno pritiskanje tri dirki
Page 871 and 872:
Efekat treperenja dirki
Page 873 and 874:
Sprezanje tastature i računara pre
Page 875 and 876:
Presek dirke realizovane od provodn
Page 877 and 878:
Izgled svetlećeg pera
Page 879 and 880:
Fizički izgled džoistika
Page 881 and 882:
Fizički izgled trekbola
Page 883 and 884:
Signali na izlazu trekbola
Page 885 and 886:
Miš
Page 887 and 888:
Podloga za optički miš
Page 889 and 890:
Konstruktivni detalji optičkog mi
Page 891 and 892:
Digitajzer u obliku olovke
Page 893 and 894:
Touch tableta
Page 895 and 896:
Princip rada elektromagnetne tablet
Page 897 and 898:
Akustička tableta
Page 899 and 900:
Sedmosegmentni prikaz
Page 901 and 902:
Šesnaestosegmentni prikaz
Page 903 and 904:
LED elemenat
Page 905 and 906:
Grupno pobudjivanje LED elemenata
Page 907 and 908:
Konstrukcija tipičnog LCD-a
Page 909 and 910:
Zavisnost kontrasta
Page 911 and 912:
Kolo za pobudu LCD-a
Page 913 and 914:
Multipleksiranje pobuda kod LCD-a
Page 915 and 916:
Tačkasto-matrični displej modul
Page 917 and 918:
Katodna cev - CRT
Page 919 and 920:
Dva načina skretanja mlaza kod CRT
Page 921 and 922:
Vektorska i raster analiza
Page 923 and 924:
Matrica prikaza znaka
Page 925 and 926:
Načini generisanja video informaci
Page 927 and 928:
Kompletna elektronika CRT prikaza
Page 929 and 930:
Grafički prikaz sa multipleksirani
Page 931 and 932:
Princip korišćenja tabela preslik
Page 933 and 934:
X-Y ploter
Page 935 and 936:
Tipovi serijskog štampača
Page 937 and 938:
Tehnologije štampanja
Page 939 and 940:
Impact štampači koji štampaju sa
Page 941 and 942:
Termičko štampanje
Page 943 and 944:
Štampač koji koristi elektro-oset
Page 945 and 946:
Konstrukcija tipičnog laserskog š
Page 947 and 948:
Ink-Jet tehnologija
Page 949 and 950:
Ink-Jet štampanje sa piezo-elektri
Page 951 and 952:
Elektrostatički ink-jet
Page 953 and 954:
Digitalna regulacija veličine tač
Page 955 and 956:
Princip štampanja kod termičkog b
Page 958 and 959:
Organizacija sistema zasnovana na m
Page 960 and 961:
Obim magistrale podataka kod 80x86
Page 962 and 963:
Memorisanje bajta, reči i duple re
Page 964 and 965:
Organizacija memorije kod 32-bitnog
Page 966 and 967:
8086 register set
Page 968 and 969:
80386 Registers (Application Progra
Page 970 and 971:
Registri FLAG i EFLAGS za familiju
Page 972 and 973:
Adresiranje memorije korišćenjem
Page 974 and 975:
Konkretan primer rasporeda memorijs
Page 976 and 977:
Segmented Addressing as a Two- Dime
Page 978 and 979:
Converting a Logical Address to a P
Page 980 and 981:
Sistemski takt
Page 982 and 983:
Ciklus upisa u memoriju kod 80486
Page 984 and 985:
Ubacivanje stanja čekanaj u Memory
Page 986 and 987:
Interna struktura procesora Pentium
Page 988 and 989:
Unutrašnja struktura kod 8686
Page 990 and 991:
Ulazno/izlazni port zahteva dva le
Page 992 and 993:
Inputing Data Vector Coded
Page 994 and 995:
Adresni načini rada kod 8086
Page 996 and 997:
Adresni načini rada za pristup pod
Page 998 and 999:
Displacement Only (Direct) Addressi
Page 1000 and 1001:
[BX] Addressing Mode
Page 1002 and 1003:
[BX+disp] Addressing Mode
Page 1004 and 1005:
[BX+SI] Addressing Mode
Page 1006 and 1007:
[BX + SI + disp] Addressing Mode
Page 1008 and 1009:
Table to Generate Valid 8086 Addres
Page 1010 and 1011:
Row Major Element Ordering
Page 1012 and 1013:
Column Major Element Ordering
Page 1014 and 1015:
Primer direktnog adresiranja
Page 1016 and 1017:
Primer baznog adresiranja
Page 1018 and 1019:
Primer bazno-indeksnog adresiranja
Page 1020 and 1021:
Format instrukcija
Page 1022 and 1023:
Prvi bajt opkoda, pozicija polja MO
Page 1024 and 1025:
Podela instrukcija Prenos podataka
Page 1026 and 1027:
Sign-extend and Zero-extend Move In
Page 1028 and 1029:
Translate Data-Transfer Instruction
Page 1030 and 1031:
Arithmetic Instructions
Page 1032 and 1033:
Addition Arithmetic Instructions
Page 1034 and 1035:
Multiplication and Division Arithme
Page 1036 and 1037:
Shift Instructions
Page 1038 and 1039:
Arithmetic Shift Right Operation
Page 1040 and 1041:
Double Precision Shift Left Operati
Page 1042 and 1043:
Rotate Through Carry Left Operation
Page 1044 and 1045:
Rotate Left Operation
Page 1046 and 1047:
Bit-Test and Bit-Scan Instructions
Page 1048 and 1049:
Compare Instructions
Page 1050 and 1051:
Unconditional Jump Instruction
Page 1052 and 1053:
The control transfer instructions T
Page 1054 and 1055:
Jcc Instructions for Unsigned Compa
Page 1056 and 1057:
IF..THEN and IF..THEN..ELSE Stateme
Page 1058 and 1059:
Return Instruction
Page 1060 and 1061:
Push and Pop Instructions
Page 1062 and 1063:
Push all and Pop all Instructions
Page 1064 and 1065:
Loop Instructions
Page 1066 and 1067:
Prefixes for Use with Basic String
Page 1068 and 1069:
Symbols for Specifying Register Ope
Page 1070 and 1071:
Arithmetic, Relational, and Logical
Page 1072 and 1073:
Pseudo-ops of the Macroassembler
Page 1074 and 1075:
Segment Pseudo-ops
Page 1076 and 1077:
Combine Type Attributes
Page 1078 and 1079:
Modular Programming Pseudo-ops
Page 1080 and 1081:
Listing Control Pseudo-op
Page 1082 and 1083:
Potpuna u odnosu na pojednostavljen
Page 1084 and 1085:
Memorijska i U/I mapa kod 8086
Page 1086 and 1087:
Jednostavni ulazni interfejs
Page 1088 and 1089:
Dekoder 8 U/I portova čije se adre
Page 1090 and 1091:
Struktura jednog dekodera
Page 1092 and 1093:
U/I port dekoder
Page 1094 and 1095:
Povezivanje 32bitnog ulaznog porta
Page 1096 and 1097:
Vektorska tabela
Page 1098 and 1099:
Pinovi prekida
Page 1100 and 1101:
Povezivanje 16-bitnog U/I porta
Page 1102 and 1103:
Vremenski dijagram INTR i INTA sign
Page 1104 and 1105:
Konverzija INTR u INTR koji se inic
Page 1106 and 1107:
Magistrale kod PC mašina
Page 1108 and 1109:
Blok dijagram mother-board-a
Page 1110 and 1111:
Arhitektura PC/XT mašine
Page 1112 and 1113:
PC AT arhitektura
Page 1114 and 1115:
MCA arhitektura
Page 1116 and 1117:
EISA arhitektura
Page 1118 and 1119:
VLB slot
Page 1120 and 1121:
Fizička pozicija ISA/EISA bus slot
Page 1122 and 1123:
PCI slotovi za ploče 5 V i 3,3 V
Page 1124 and 1125:
Izgledi PCI, ISA i EISA konektora
Page 1126 and 1127:
Povezivanje USB uredjaja preko Hub-
Page 1128:
Format USB paketa i četvorožilni
show all

Mikroprocesorski sistemi Mikroprocesorska elektronika - Tutoriali

Create successful ePaper yourself

Delete template?

Save as template?