Techniques des µ-processeurs - Pierre Bettens
Techniques des µ-processeurs - Pierre Bettens
Techniques des µ-processeurs - Pierre Bettens
You also want an ePaper? Increase the reach of your titles
YUMPU automatically turns print PDFs into web optimized ePapers that Google loves.
<strong>µ</strong> HEB<br />
ESI<br />
Système à <strong>µ</strong>p - le 8086<br />
Décodeur d ’instructions<br />
Registre d’instruction : passe l’instruction au<br />
décodeur d ’instruction<br />
Décodeur d’instruction : dissocie le Code<br />
Opératoire de l’adresse <strong>des</strong> opéran<strong>des</strong> et active les<br />
circuits du processeur chargés de l’exécuter<br />
Registre d’instruction<br />
COP<br />
ADRESSE<br />
Décodeur d’instruction<br />
<strong>Techniques</strong> <strong>des</strong> <strong>µ</strong>-<strong>processeurs</strong> - 1ière - PBT / PMA<br />
Remarque … pour aller (un peu) plus loin.<br />
Nous ne voulons nullement, dans ce schéma, induire le fait qu’un code opératoire<br />
a une taille d ’un byte.<br />
Le décodeur d ’instruction va, dans un premier temps, lire un byte et déterminer<br />
si ce byte représente un code opératoire à part entière ou bien s ’il doit lire un<br />
byte supplémentaire (le suivant) pour déterminer quelle instruction il doit<br />
exécuter.<br />
Ensuite, le décodeur d ’instructions s ’occupera <strong>des</strong> opéran<strong>des</strong> éventuels de<br />
l ’instruction.<br />
Par exemple<br />
L ’instruction SUB AX,op peut avoir comme premier byte le nombre 2B ou 2D<br />
suivant le type de l ’opérande op.<br />
Assembleur Code Hexadécimal<br />
SUB AX,3A91h 2D913Ah<br />
SUB AX,BX 2BC3<br />
MIC - <strong>µ</strong>-<strong>processeurs</strong> - PBT / PMA - Version 18 Oct 2001 23
Change language