Rappels de cours - resoo.org

Architecture des machines A 2003/2004 Joëlle DelacroixFIG 1FIG 20123456789Mot 1Mot 2Mot 3Mot 4Mot 5Mot 6Mot 7Mot 8Mot 9Mot 1002468ACE1012Mot 1Mot 2Mot 3Mot 4Mot 5Mot 6Mot 7Mot 8Mot 9Mot 102 octets2 octetsB. Principe de la hiérarchie de mémoireSur des critères de coût et de performances, on établit une hiérarchie de mémoire qui vise àdonner l'illusion d'une mémoire de capacité illimitée et dotée d'un temps d'accès compatible avecle vitesse du processeur.Lorsque le processeur désire accéder à une information, il va chercher cette dernière dans l'unitéde mémorisation la plus proche et donc la plus rapide. Si l'information est trouvée, on parle desuccès. Au contraire, si l'information n'est pas trouvée, il y a défaut : le processeur effectue unaccès au niveau de mémoire inférieure pour y chercher l'information et s'il la trouve, la recopiedans le niveau supérieur.Le principe de hiérarchie mémoire s'appuie sur le principe de localité :- localité temporelle (localité dans le temps) : si un élément est référencé à un instant t,il y a beaucoup de chance qu'il soit de nouveau référencé à des instants t' proches de t.La localité temporelle guide la recopie d'un élément d'un niveau de mémoire vers leniveau supérieur.- localité spatiale (localité dans l'espace) : si un élément est référencé à un instant t, il y abeaucoup de chance que les éléments dont les adresses soient voisines soient égalementréférencés à des instants t' proches de t. La localité temporelle guide la recopie non pasdu seul élément référencé mais d'un bloc d'éléments d'un niveau de mémoire vers leniveau supérieur.Le cache désigne généralement le niveau de mémoire situé entre le processeur et la mémoirecentrale. Il existe trois types d'organisation de cache : les caches à correspondance directe, lescaches associatifs et les caches mixtes.2

Architecture des machines A 2003/2004 Joëlle DelacroixExercicesExercice 1Soit une mémoire de mots de 32 bits, adressée avec des adresses de 32 bits. Le cache àcorrespondance directe contient 4 Ko de données utiles. Une entrée du cache contient un bloc de1 mot mémoire.Question 1 : Calculez la taille réelle du cache.Question 2 : On considère que l'exécution d'un programme par le processeur génère les accèssuivants au cache, initialement vide :(00000000) 16 , (00000008) 16 , (00000001) 16 , (00001000) 16 , (FFFF0008) 16 , (00000000) 16Représentez l'évolution du cache ; notez les défauts et les succès.Exercice 2Soit une mémoire centrale dont la capacité est égale à 256 Mmots de 128 bits.. On désire réaliserune mémoire-cache pour améliorer les performances du processeur disposant de cette mémoirecentrale en lui ajoutant un dispositif de mémoire cache travaillant par blocs de 4 mots de 128 bitset de capacité utile égale à 512 Ko. Quelle est la taille réelle de ce cache à correspondancedirecte ?Exercice 3 (tiré de architecture de l'ordinateur chez Schaum's, Nicholas P. Carter)Un cache possède un taux de succès de 95 %, des entrées de 128 octets et un temps d'accès de 5ns. La mémoire centrale demande 100 ns pour retourner le premier mot de 32 bits d'une entrée ,puis 10 ns pour les mots suivants de l'entrée.Question 1 : Quelle est la durée d'un accès en cas de défaut ?Question 2 : On double la taille d'une entrée du cache, ce qui amène le taux de défaut à 3 %. Letemps moyen d'accès à la mémoire centrale est-il réduit ?Exercice 4 (tiré de architecture de l'ordinateur chez Schaum's, Nicholas P. Carter)Un cache possède une capacité de 64 Ko, des lignes de 128 octets et un degré d'associativité de 4.Les adresses vers la mémoire centrale sont sur 32 bits.3