297
Create successful ePaper yourself
Turn your PDF publications into a flip-book with our unique Google optimized e-Paper software.
SETIT 2005<br />
3 rd International Conference: Sciences of Electronic,<br />
Technologies of Information and Telecommunications<br />
March 27-31, 2005 – TUNISIA<br />
Conception d’un régulateur à faible chute de tension<br />
4V, 5mA à ballast NMOSFET, optimisé pour les<br />
systèmes de télémesures intracorporelles alimentées par<br />
induction magnétique<br />
Francis Rodes * , Olivier Chevalerias * , Eliane Garnier * , Khaled Salmi * , Philippe<br />
Lourenco de Oliveira * , Philippe Marchegay * ,Franz Burny **<br />
* ENSEIRB / IXL, Biotelemetry Lab.351 cours de la libération 33405 Talence, France<br />
rodes@enseirb.fr<br />
garnier@enseirb.fr<br />
** Service Orthopédie-Traumatologie, Hôpital Erasme. ULB. B-1070 Belgique.<br />
Résumé: Cet article décrit la conception d’un régulateur linéaire à ballast N-MOSFET présentant à la fois une faible chute de<br />
tension et une grande stabilité. La topologie adoptée est optimisée pour le conditionnement de la tension du secondaire d’une<br />
alimentation par induction magnétique.<br />
Mots clés: Inductive power supply, Low Drop Out (LDO), Voltage regulator,<br />
1 Introduction<br />
Pour télé surveiller les contraintes mécaniques subies<br />
par un implant orthopédique métallique, une méthode<br />
consiste à placer à l’intérieur d’une cavité hermétique<br />
de l’implant, un système de télémesure de contraintes<br />
intracorporelles complet.<br />
Afin d’obtenir, une autonomie illimitée, la<br />
transmission d’énergie et d’informations s’effectue<br />
sans fil par induction magnétique sur une fréquence<br />
porteuse de 125kHz.<br />
Le conditionnement de l’énergie transmise à<br />
l’intérieur de l’implant nécessite alors de recourir à un<br />
régulateur de tension capable de satisfaire les<br />
contraintes suivantes :<br />
- Produire un courant de l’ordre de 5mA sous<br />
une tension de 4V.<br />
- Maintenir la régulation avec une chute de<br />
tension la plus faible possible, de façon à<br />
atteindre une portée de transmission la plus<br />
élevée possible.<br />
- Etre suffisamment rapide pour atténuer les<br />
ondulations de la tension d’entrée à 125 kHz.<br />
- Consommer un minimum d’énergie.<br />
- Pouvoir fournir des surintensités de 12mA.<br />
- Etre stable quelle que soit la charge en sortie.<br />
- Ne pas nécessiter de composants passifs non<br />
intégrables sur ASIC.<br />
En première analyse, le régulateur linéaire<br />
classique avec ballast de type transistor NPN ou<br />
NMOSFET, ne convient pas en raison de la chute de<br />
tension élevée entre l’entrée et la sortie du régulateur.<br />
Celle-ci atteint en effet 1V pour un transistor NPN et<br />
2V pour un MOSFET de type N.<br />
Pour remédier à ce défaut la solution classiquement<br />
envisagée est un régulateur linéaire à faible chute de<br />
tension ou ¨Low Drop Out¨ (LDO) avec un transistor<br />
ballast type transistor PNP ou MOSFET P.<br />
Mais, de même, cette solution souffre de plusieurs<br />
inconvénients qui la condamnent pour l’application<br />
visée. En effet, d’après (Simpson, 1996), (Rincon-<br />
Mora, 1998):<br />
- L’utilisation d’un transistor bipolaire de type<br />
PNP ou MOSFET de type P risque de rendre<br />
le système instable en introduisant un pôle<br />
supplémentaire aux basses fréquences.<br />
- La stabilisation de régulateur nécessite de<br />
connecter sur sa sortie un condensateur de<br />
forte valeur associé à une résistance série.<br />
- Le couple condensateur / résistance série,<br />
n’assure la stabilité que pour un courant de<br />
charge bien déterminé. Si la charge est<br />
variable, la stabilité risque de ne plus être<br />
assurée.<br />
Pour résoudre le problème posé, nous avons été<br />
amenés à concevoir une topologie plus originale<br />
rassemblant les avantages des deux solutions<br />
précitées :<br />
- La stabilité du régulateur linéaire classique<br />
avec ballast de type transistor NPN ou<br />
NMOSFET.<br />
- Un faible chute de tension entrée / sortie.<br />
La solution adoptée consiste à surélever la tension de
SETIT2005<br />
commande du NMOSFET de sorte que celle-ci<br />
n’intervienne plus dans la chute de tension entrée /<br />
sortie. Le schéma simplifié de ce régulateur est<br />
représenté à la figure 1, son principe est décrit cidessous<br />
dans le paragraphe 2.<br />
2 Régulateur type “low drop out” avec<br />
ballast NMOSFET<br />
Le schéma de principe de cette nouvelle topologie<br />
est représenté sur la figure 1. Pour obtenir une<br />
faible chute de tension avec un ballast NMOSFET,<br />
l’idée consiste à surélever la tension d’alimentation<br />
de l’amplificateur d’erreur (A), par rapport à la<br />
tension d’entrée (V in). La valeur de la surtension à<br />
produire devant être supérieure au V GS nécessaire<br />
pour assurer la mise en conduction du NMOSFET.<br />
Figure1. Schéma de principe du régulateur à faible chute de<br />
tension avec ballast NMOSFET<br />
Pour générer cette surtension deux techniques<br />
peuvent être employées selon la nature de la<br />
tension d’entrée :<br />
- Si la tension d’entrée est continue (pile,<br />
accumulateur), la seule solution possible<br />
consiste à recourir à une convertisseur à<br />
découpage (à capacités commutées par<br />
exemple).<br />
- Si la tension d’entrée est alternative, la<br />
solution est bien plus simple, puisqu’il<br />
suffit de réaliser un doubleur de tension à<br />
diode et condensateurs (ou générateur de<br />
tensions symétriques), et le placer en<br />
amont du régulateur (voir figure 1).<br />
Une transmission d’énergie par induction<br />
magnétique produisant naturellement une tension<br />
alternative aux bornes de la bobine secondaire (L S),<br />
c’est évidemment la deuxième technique que nous<br />
avons adoptée. C’est ainsi que nous avons abouti au<br />
schéma de principe complet représenté sur la figure<br />
1. Du fait de la présence d’une surtension, et des<br />
contraintes spécifique à l’application, la conception<br />
des éléments qui composent le schéma de la figure 1<br />
présente quelques particularités qui sont décrites<br />
dans les paragraphes qui suivent.<br />
3 L’amplificateur d’erreur et le circuit de<br />
démarrage<br />
La résistance de sortie R s d’un régulateur<br />
conditionne sa régulation en charge. En effet, plus<br />
cette résistance est faible, plus performant est le<br />
régulateur. L’expression simplifiée de la résistance<br />
de sortie d’un régulateur tel que celui représenté<br />
figure 1 est d’après (Grebene, 1987) donnée par la<br />
relation (1).<br />
1<br />
Z ( )<br />
s<br />
= R1<br />
+ R<br />
2<br />
//<br />
(1)<br />
R<br />
2<br />
g . 1 + A<br />
m<br />
Ł R + R<br />
1 2 ł<br />
g m représente la transconductance du transistor<br />
ballast.<br />
Cette relation montre que pour obtenir une faible<br />
valeur de résistance de sortie, il faut concevoir un<br />
amplificateur d’erreur avec un gain le plus élevé<br />
possible.<br />
En outre, une bonne régulation aussi bien en amont<br />
qu’en aval n’est possible que si la fréquence de<br />
coupure de l’amplificateur d’erreur est supérieure à<br />
la fréquence de la transmission par induction<br />
magnétique (125kHz).<br />
Par ailleurs, l’alimentation de l’amplificateur se fait<br />
sous 12V grâce au doubleur de tension placé en<br />
amont. Or, dans la technologie BiCMOS 0.8µm<br />
d’AMS (AMS, 1995), la tension de claquage de<br />
l’oxyde est de l’ordre de 13V. La marge de sécurité<br />
semble donc très faible, et une étude plus<br />
approfondie de la tenue en tension du circuit<br />
s’avère nécessaire. La figure 2 nous montre que<br />
seuls les puits N et le substrat ont à supporter la<br />
tension maximale du circuit. En effet, le substrat<br />
dopé P se situe au potentiel le plus bas du circuit,<br />
c’est-à-dire la masse pour cette application. Les<br />
puits N, eux, se situent au potentiel le plus élevé<br />
(12V).<br />
Figure 2. Vue en coupe d’un PMOS en technologie AMS<br />
BiCMOS<br />
La tension maximale pouvant être appliquée entre<br />
la couche N + Well et le substrat P est de 55V (AMS,<br />
1995), celle entre la couche enterrée N + et le substrat<br />
P est de 33V : il n’y a donc aucune contre-indication<br />
à utiliser une tension de 12V.<br />
La source de courant associée à l’amplificateur est<br />
représentée sur la figure 3. La source de courant ellemême<br />
est composée des transistors Q 1 à Q 4 et de la<br />
résistance R 1 . Dans cette structure, la résistance R 2<br />
sert à la polarisation de la source de courant. Sur la<br />
figure 4, cette source de courant est symbolisée par le<br />
générateur de courant I.
SETIT2005<br />
R2<br />
Q4 (1)<br />
Q3 (1)<br />
Vdd<br />
Iref<br />
Q2 (1)<br />
Q1 (N)<br />
R1<br />
Figure 3. Schéma de la source de courant<br />
En première approximation l’expression de I est de<br />
la forme:<br />
U<br />
ln(N)<br />
t<br />
I = où :<br />
R<br />
1<br />
kT<br />
U t<br />
= (2)<br />
q<br />
Il n’est pas nécessaire que le courant de référence<br />
soit élevé. En effet, nous utilisons le rapport des<br />
dimensions sur les PMOS M 12 et M 13 (figure 4)<br />
montés en miroirs de courant pour obtenir le<br />
courant désiré dans les différentes branches. Pour<br />
rester dans des dimensions relativement faibles,<br />
nous avons fixé le courant de référence à 4µA. N est<br />
donné par le rapport S Q1/S Q3 (Figure 3). Pour<br />
minimiser la surface occupée par R 1, N est fixé à 2.<br />
2Vin<br />
Vin<br />
Vbg<br />
R9<br />
R10<br />
I1<br />
Ta<br />
T5<br />
M3<br />
I<br />
R5<br />
M4<br />
T6<br />
R6<br />
M7<br />
M8<br />
M12<br />
I<br />
M13<br />
T7<br />
R7<br />
M9<br />
M10<br />
M14<br />
M11<br />
T8<br />
R8<br />
Vout<br />
R1<br />
V0<br />
R2<br />
NMOS (M11), et d’autre part au niveau haut par le<br />
V ds du PMOS (M14) monté en source de courant.<br />
(Ce dernier limitant le niveau haut à : 2V in-V ds. Les<br />
différents temps de montée, de descente et de<br />
propagation de l’amplificateur sont inférieurs à 500<br />
ns.<br />
La tension de référence de type bandgap étant<br />
alimentée par la sortie du régulateur, elle ne<br />
fonctionne pas correctement tant que cette tension<br />
de sortie n’atteint pas 4V. Par conséquent, un<br />
circuit de démarrage représenté à la figure 4 a été<br />
ajouté pour produire une tension de référence<br />
même si le bandgap n’est pas à son point de<br />
fonctionnement optimal. En effet, tant que le<br />
bandgap est inférieur à sa valeur nominale, c’est un<br />
circuit diviseur de tension (R 9,R 10) qui fait office de<br />
référence de tension. Dès que la tension de sortie<br />
atteint une valeur permettant un fonctionnement<br />
correct du bandgap, ce dernier prend la relève et le<br />
fonctionnement normal est rétabli. Avec un<br />
amplificateur d’erreur équipé de ce circuit de<br />
démarrage, un PSRR de 56dB minimum a pu être<br />
maintenu dans le pire des cas.<br />
4 La référence bandgap<br />
Une solution permettant d’obtenir une tension<br />
constante stable en température consiste à faire la<br />
somme de deux tensions à dérives opposées. Ce<br />
principe est à la base de différents circuits, et<br />
notamment les références de Widlar et de Brokaw<br />
(Gray & al, 1982).<br />
Pour notre application, nous avons choisi le<br />
bandgap de Brokaw dont le schéma de principe est<br />
représenté sur la figure 5.<br />
Vcc<br />
Q3 (1) Q4 (1)<br />
Circuit de démarrage<br />
Amplificateur d'erreur<br />
Figure 4. Schéma complet de l’amplificateur d’erreur<br />
L’amplificateur d’erreur de la figure 4 est constitué<br />
de deux étages de gain. La paire différentielle en<br />
entrée du premier étage (M9, M10) est de type<br />
PMOSFET afin d’obtenir une grande résistance<br />
d’entrée. Pour réduire le bruit, on utilise deux<br />
transistors en parallèle avec un rapport W/L<br />
important. Ceci permet d’obtenir un gain élevé ainsi<br />
qu’une fréquence de coupure de l’ordre de 500kHz.<br />
Avec cet étage d’entrée, le gain obtenu en<br />
simulation est de 48dB avec un courant<br />
d’alimentation ne dépassant pas 40µA. La fréquence<br />
de coupure est proche de 500 kHz avec des temps<br />
de montée et de descente de l’ordre de la µseconde.<br />
Le second étage constitué d’une simple source<br />
commune (M11) a un gain de 23dB pour une<br />
consommation de 31 µA. L’excursion en sortie est<br />
limitée d’une part au niveau bas par le V ds du<br />
Q2 (N)<br />
R2<br />
R1<br />
Q1 (1)<br />
Vbe1<br />
C1<br />
Vbe2<br />
Q5<br />
R3<br />
R4<br />
Figure 5. Référence Brokaw<br />
Vout=Vbg<br />
Le principe de fonctionnement de cette référence de<br />
tension est le suivant :<br />
Supposons que la tension sur la base de Q1<br />
diminue. Dans ces conditions, la différence des<br />
courants dans la paire (Q1, Q2) est ajoutée au<br />
courant de base de Q5 par l'intermédiaire du miroir<br />
(Q3, Q4). Il en résulte une augmentation du courant<br />
de collecteur du transistor Q5 et par conséquent de
SETIT2005<br />
la différence de potentiel aux bornes de la résistance<br />
R4. La tension sur la base de Q1 est ainsi ramenée à<br />
sa valeur initiale. Par conséquent, le circuit<br />
constitue une boucle de rétroaction. La capacité C 1<br />
est ajoutée de façon à stabiliser le système en lui<br />
assurant une marge de phase suffisante.<br />
En négligeant les courants de base, l’équation à<br />
l'équilibre ( I = I I ) s'écrit :<br />
C1 C2<br />
=<br />
D VBE = VBE1<br />
- VBE2<br />
= R2<br />
I<br />
I est le courant de polarisation du miroir (Q3, Q4)<br />
donné par (2), soit :<br />
R .I = U .ln(N)<br />
L'expression de Vout fait intervenir<br />
s’écrit<br />
V<br />
2<br />
t<br />
V<br />
BE<br />
et U<br />
t<br />
et<br />
R1<br />
= Vbe<br />
+ 2 R1<br />
I = Vbe<br />
2 Ut<br />
ln(N) (3)<br />
R<br />
out<br />
+<br />
2<br />
Q8<br />
Vdd<br />
R5 R6<br />
R7<br />
R<br />
Q3<br />
Q4<br />
Q9<br />
Q5<br />
I I C1<br />
2 1<br />
Q1 Q9<br />
Q7 Q2(N)<br />
R3<br />
Vout=Vbg<br />
R4<br />
R1 R2<br />
R8 R10<br />
R9 R11<br />
Figure 6. Schéma complet du bandgap amélioré<br />
En se référant à (Gray & al, 1982) pour le<br />
développement de (3), nous déduisons que la<br />
valeur optimale de V out pour une température T 0<br />
fixée s’écrit :<br />
V V = E + a.<br />
U<br />
out bg = T0<br />
= T0<br />
= (4)<br />
( T ) g0<br />
T ( T )<br />
5 Résultats et commentaires<br />
Le régulateur a été réalisé en technologie AMS<br />
BiCMOS 0,8µm. Cet ASIC représenté sur la figure 7<br />
occupe une surface de Si ne dépassant pas 2mm 2 .<br />
E g0 est la tension de la bande interdite du silicium et<br />
α un paramètre technologique (α ≈ 2,2).<br />
De cette façon, on peut minimiser les variations de<br />
la tension Vout sur une plage de température en<br />
cherchant à placer l'optimum au milieu de cette<br />
gamme. Dans notre cas, la température normale du<br />
corps étant de 37°C, on obtient 1,12V pour Vout.<br />
Dans la version améliorée de la figure 6, un second<br />
circuit de démarrage est prévu.<br />
Dès que la tension aux bornes de R1 est suffisante,<br />
Q7 se bloque et isole R et Q8 du reste du circuit. Par<br />
ailleurs, des résistances d'émetteur sont prévues<br />
pour Q3 et Q4 afin de minimiser l'effet des<br />
dispersions des transistors PNP. Un miroir de<br />
courant à transistors PNP Wilson accompagné d'un<br />
circuit permettant la compensation de la différence<br />
entre les courants I 1 et I 2 ont été ajoutés dans le but<br />
d'améliorer la précision.<br />
Figure 7. Micrographie du régulateur low dropout<br />
La consommation totale du circuit est de 216 µA. La<br />
simulation du bandgap de la figure 6 a permis de<br />
prévoir une tension de référence de 1.19V à 37°C avec<br />
une dérive de 5.6 ppm/°C sur la gamme de<br />
température [25°C- 45°C].<br />
Par ailleurs, la variation de cette tension en fonction<br />
de la variation de la tension d'alimentation V dd est<br />
de 340 ppm/V sur la plage de variation de<br />
l'alimentation à induction.<br />
Les caractéristiques simulées du régulateur<br />
complet sont données au tableau 1 :
SETIT2005<br />
V out<br />
4V<br />
Régulation en ligne 49.10 -3<br />
Régulation en charge 22mV @ Io = 7mA<br />
?V out / ?T 90ppm/°C<br />
V in – V out @ I load = 5mA<br />
245mV<br />
I polarisation 240µA<br />
PSRR<br />
56dB<br />
?V out @ ? I load = 12mA 140mV<br />
Tableau 1 : Caractéristiques du régulateur<br />
La figure 8 représente la chute de tension simulée<br />
en fonction du courant de charge délivré au circuit<br />
secondaire. Comme nous pouvons le constater sur<br />
cette figure, cette chute ne dépasse pas 245mV pour<br />
un courant de 5mA.<br />
Par ailleurs, le système de modulation produit une<br />
surconsommation de courant de 12mA à chaque<br />
émission de données. Nous avons donc simulé la<br />
chute de tension que provoque une impulsion de<br />
courant d’amplitude 12mA et de durée 15 µS en<br />
sortie du régulateur : Cette chute ne dépasse pas<br />
140mV.<br />
(Gray & al, 1982) P.R. Gray, R.G. Meyer, “MOS operational<br />
amplifier design – a tutorial overview”, IEEE Journal of<br />
Solid-State Circuits, Vol. SC 17, No. 6, pp. 969-982,<br />
December 1982.<br />
(Grebene, 1987) A.B.Grebene, "Bipolar and MOS analog<br />
integrated circuit design", John Wiley & Sons, NewYork,<br />
pp.551-591, 1987.<br />
(Rincon-Mora, 1998) G.A. Rincon-Mora, "A low-voltage,<br />
low quiescent current, low drop-out regulator", IEEE J.<br />
Solid-State Circuits, vol. 33, N°. 1, pp. 36-43, January<br />
1998.<br />
(Simpson, 1996) C. Simpson, "LDO regulators require proper<br />
compensation", Electronic design, pp. 99-104, November<br />
4, 1996.<br />
250 Drop-out (mV)<br />
225<br />
200<br />
175<br />
150<br />
125<br />
100<br />
75<br />
50<br />
25<br />
Is (mA)<br />
0<br />
0 1 2 3 4 5<br />
Figure 8. Chute de tension en fonction du courant de charge<br />
Conclusion<br />
Ce travail a montré la possibilité de réaliser un<br />
régulateur linéaire à faible chute de tension au<br />
moyen d’un ballast NMOSFET associé à un<br />
doubleur de tension. Cette topologie présente en<br />
outre une bonne stabilité avec une précision<br />
équivalente à la précision du bandgap qui lui est<br />
associé (340ppm/V). Bien que ce circuit soit dédié à<br />
la régulation de la tension de sortie d’une<br />
alimentation par induction magnétique, son<br />
principe peut être étendu au conditionnement<br />
d’une source de tension continue. Il suffit pour cela<br />
de remplacer le doubleur de tension par un<br />
convertisseur à découpage.<br />
Références<br />
(AMS, 1995) AMS, "0,8µM BiCMOS process parameters",<br />
Austria micro Systems international A.G., 1995