Fondamenti di Informatica B
Fondamenti di Informatica B
Fondamenti di Informatica B
You also want an ePaper? Increase the reach of your titles
YUMPU automatically turns print PDFs into web optimized ePapers that Google loves.
<strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B<br />
Lezione n.5n<br />
<strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B<br />
Lezione n.5n<br />
• Circuiti Combinatori e Sequenziali<br />
• Circuiti Ben Formati<br />
• Introduzione ai Circuiti Sequenziali<br />
• Elementi <strong>di</strong> Memoria<br />
In questa lezione verranno considerate le <strong>di</strong>fferenze<br />
tra circuiti combinatori e circuiti sequenziali e<br />
introdotti i primi elementi sui circuiti sequenziali<br />
Lez.5 - Circuiti Combinatori e Sequenziali <strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B 2<br />
Circuiti Combinatori e Sequenziali<br />
I circuiti logici possono appartenere a due categorie:<br />
• Circuiti Combinatori:<br />
– Le uscite sono solo funzione del valore assunto nello<br />
stesso istante dagli ingressi<br />
• Circuiti Sequenziali:<br />
– Le variabili <strong>di</strong> uscita non <strong>di</strong>pendono solo dagli ingressi<br />
ma anche dalla storia precedente del circuito<br />
I circuiti sequenziali devono <strong>di</strong>sporre <strong>di</strong> elementi in grado<br />
<strong>di</strong> mantenere memoria dello stato del sistema<br />
Stato: riassunto finito della storia passata<br />
Circuiti Combinatori<br />
• I circuiti combinatori si <strong>di</strong>cono well formed<br />
(w.f.).) o ben formati se si ottengono a<br />
partire da porte logiche primitive secondo<br />
le seguenti regole:<br />
– Una singola linea o una singola porta è un<br />
circuito w.f.<br />
– La giustapposizione <strong>di</strong> due circuiti w.f. genera<br />
un circuito w.f.<br />
Lez.5 - Circuiti Combinatori e Sequenziali <strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B 3<br />
Lez.5 - Circuiti Combinatori e Sequenziali <strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B 4
Circuiti Combinatori<br />
• Se C1 e C2 sono due circuiti w.f. separati,<br />
il circuito che si ottiene collegando linee <strong>di</strong><br />
uscita <strong>di</strong> C1 con linee <strong>di</strong> ingresso <strong>di</strong> C2 è<br />
w.f.<br />
Circuiti Combinatori<br />
• Se x i e x j sono linee <strong>di</strong> ingresso <strong>di</strong> un<br />
circuito w.f. e se si collega x i e x j tra loro<br />
in X, si ottiene un circuito w.f.<br />
X<br />
xi<br />
xj<br />
C1<br />
C2<br />
Lez.5 - Circuiti Combinatori e Sequenziali <strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B 5<br />
Lez.5 - Circuiti Combinatori e Sequenziali <strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B 6<br />
Circuiti Combinatori<br />
• I circuiti combinatori w.f. non<br />
contengono anelli e le uscite non sono<br />
mai collegate fra loro<br />
• Eccezioni a questi comportamenti<br />
richiedono:<br />
– la comprensione <strong>di</strong> meccanismi a livelli <strong>di</strong><br />
astrazione inferiore o<br />
– introducono meccanismi <strong>di</strong> memoria<br />
Circuiti Combinatori<br />
• Esempio <strong>di</strong> un circuito combinatorio con le<br />
uscite collegate fra loro:<br />
– richiede la comprensione <strong>di</strong> meccanismi a<br />
livelli <strong>di</strong> astrazione inferiore (tecnologia<br />
elettronica)<br />
NO !!!<br />
Lez.5 - Circuiti Combinatori e Sequenziali <strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B 7<br />
Lez.5 - Circuiti Combinatori e Sequenziali <strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B 8
Circuiti Combinatori<br />
• Esempio <strong>di</strong> un circuito combinatorio con<br />
anelli:<br />
– Può introdurre meccanismi <strong>di</strong> memoria<br />
NO !!!<br />
Circuiti Combinatori<br />
• Esempio <strong>di</strong> un circuito combinatorio con<br />
anelli:<br />
– Può introdurre meccanismi <strong>di</strong> memoria o<br />
situazioni instabili<br />
0<br />
1<br />
f<br />
0<br />
NO !!!<br />
Lez.5 - Circuiti Combinatori e Sequenziali <strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B 9<br />
Lez.5 - Circuiti Combinatori e Sequenziali <strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B 10<br />
Circuiti Sequenziali<br />
• Un circuito sequenziale <strong>di</strong>spone <strong>di</strong><br />
elementi <strong>di</strong> memoria per ricordare la<br />
storia passata<br />
• Il più semplice elemento <strong>di</strong> memoria è il<br />
FLIP-FLOP<br />
FLOP, , in grado <strong>di</strong> immagazzinare<br />
un bit <strong>di</strong> informazione per un tempo<br />
indefinito<br />
• Il FLIP-FLOP FLOP costituisce una cella <strong>di</strong><br />
memoria<br />
Circuiti Sequenziali<br />
• I FLIP-FLOP FLOP o multivibratori bistabili<br />
sono elementi circuitali in grado <strong>di</strong>:<br />
– permanere stabili in due stati <strong>di</strong>versi<br />
(MEMORIA)<br />
– commutare da uno stato all'altro<br />
(SCRITTURA)<br />
– manifestare lo stato interno<br />
(LETTURA)<br />
Lez.5 - Circuiti Combinatori e Sequenziali <strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B 11<br />
Lez.5 - Circuiti Combinatori e Sequenziali <strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B 12
Multivibratori<br />
• Altri tipi <strong>di</strong> multivibratori sono gli:<br />
Flip-Flop<br />
Flop SR<br />
• I due stati stabili sono:<br />
– Astabili:<br />
• Continuano indefinitamente a vibrare tra due<br />
configurazioni <strong>di</strong>verse<br />
S<br />
Q<br />
R<br />
Q<br />
Memorizza 1<br />
– Monostabili:<br />
• Permangono in una configurazione stabile fino a<br />
che non vengono eccitati dall’esterno. Dopo un<br />
transitorio, ritornano alla configurazione iniziale.<br />
S<br />
Q<br />
R<br />
Q<br />
Memorizza 0<br />
Lez.5 - Circuiti Combinatori e Sequenziali <strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B 13<br />
Lez.5 - Circuiti Combinatori e Sequenziali <strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B 14<br />
Flip-Flop<br />
Flop SR<br />
• Esempio <strong>di</strong> funzionamento:<br />
– Da ingresso SR=00 a SR=01<br />
• Funzionamento:<br />
– Ingresso SR=00<br />
Flip-Flop<br />
Flop SR<br />
S<br />
Q<br />
R<br />
Q<br />
Memorizza 10<br />
S<br />
Q<br />
R<br />
Q<br />
Memorizza 1<br />
Lez.5 - Circuiti Combinatori e Sequenziali <strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B 15<br />
Lez.5 - Circuiti Combinatori e Sequenziali <strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B 16
• Funzionamento:<br />
– Ingresso SR=01<br />
Flip-Flop<br />
Flop SR<br />
• Funzionamento:<br />
– Ingresso SR=00<br />
Flip-Flop<br />
Flop SR<br />
S<br />
Q<br />
R<br />
Q<br />
Memorizza 0<br />
S<br />
Q<br />
R<br />
Q<br />
Memorizza 0<br />
Lez.5 - Circuiti Combinatori e Sequenziali <strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B 17<br />
Lez.5 - Circuiti Combinatori e Sequenziali <strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B 18<br />
• Funzionamento:<br />
– Ingresso SR=10<br />
Flip-Flop<br />
Flop SR<br />
• Funzionamento:<br />
– Ingresso SR=11<br />
Flip-Flop<br />
Flop SR<br />
S<br />
Q<br />
R<br />
Q<br />
Memorizza 1<br />
S<br />
Q<br />
R<br />
Q<br />
Memorizza ?<br />
Il valore memorizzato quando S o R tornano a 0<br />
<strong>di</strong>pende dalla specifica implementazione del circuito<br />
(ritorneremo a breve)<br />
Lez.5 - Circuiti Combinatori e Sequenziali <strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B 19<br />
Lez.5 - Circuiti Combinatori e Sequenziali <strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B 20
Flip-Flop<br />
Flop SR<br />
• Scrittura:<br />
–SET=1 e RESET=0 ⇒ Q = 0 e Q = 1<br />
– RESET=1 e SET=0 ⇒ Q = 0 e Q = 1<br />
• Quando entrambi tornano al valore 0, il<br />
circuito mantiene la stessa<br />
configurazione delle uscite<br />
• Questi sono i mo<strong>di</strong> per scrivere 0 o 1<br />
nell’elemento elemento <strong>di</strong> memoria<br />
Flip-Flop<br />
Flop SR<br />
• Scrittura:<br />
–SET=1 e RESET=0 ⇒ Q = 0 e Q = 1<br />
– RESET=1 e SET=0 ⇒ Q = 0 e Q = 1<br />
• Quando entrambi tornano al valore 0, il<br />
circuito mantiene la stessa<br />
configurazione delle uscite<br />
S R Q Q STATO<br />
1 0 1 0 SET<br />
0 1 0 1 RESET<br />
0 0 Q Q MEMORIA<br />
1 1 0 0 NON VALIDO<br />
Lez.5 - Circuiti Combinatori e Sequenziali <strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B 21<br />
Lez.5 - Circuiti Combinatori e Sequenziali <strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B 22<br />
Flip-Flop<br />
Flop SR<br />
• Diverse rappresentazioni:<br />
Flip-Flop<br />
Flop SR<br />
• Andamento temporale dei segnali:<br />
S<br />
Q<br />
R<br />
Q<br />
S<br />
Q<br />
R<br />
Q<br />
S<br />
R<br />
Q<br />
S<br />
Q<br />
R<br />
Q<br />
S<br />
Con porte NOR<br />
Q<br />
R<br />
Con porte NAND<br />
Q<br />
Q<br />
Lez.5 - Circuiti Combinatori e Sequenziali <strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B 23<br />
Lez.5 - Circuiti Combinatori e Sequenziali <strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B 24
• Fasi del Flip-Flop<br />
Flop:<br />
Flip-Flop<br />
Flop SR<br />
Flip-Flop<br />
Flop SR<br />
• Ritar<strong>di</strong> delle porte logiche:<br />
Memoria<br />
(zero)<br />
Scrittura<br />
(set)<br />
Memoria<br />
(uno)<br />
Scrittura<br />
(reset)<br />
Memoria<br />
(zero)<br />
S<br />
Q<br />
R<br />
Q<br />
S<br />
S<br />
R<br />
R<br />
Q<br />
Q<br />
Q<br />
Q<br />
Lez.5 - Circuiti Combinatori e Sequenziali <strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B 25<br />
Lez.5 - Circuiti Combinatori e Sequenziali <strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B 26<br />
Flip-Flop<br />
Flop SR<br />
• Stati del Flip-Flop<br />
Flop non consistenti:<br />
S<br />
S<br />
Q<br />
R<br />
Q<br />
Flip-Flop<br />
Flop SR<br />
• I ritar<strong>di</strong> delle porte possono portare a<br />
comportamenti indesiderati:<br />
f = ( x + x )<br />
x<br />
y<br />
f<br />
R<br />
x<br />
Q<br />
y<br />
Q<br />
f<br />
Lez.5 - Circuiti Combinatori e Sequenziali <strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B 27<br />
Lez.5 - Circuiti Combinatori e Sequenziali <strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B 28
Flip-Flop<br />
Flop SR<br />
• Configurazione <strong>di</strong> ingresso non consentita:<br />
Flip-Flop<br />
Flop SR<br />
• Configurazione <strong>di</strong> ingresso non consentita:<br />
S<br />
1<br />
Q<br />
R<br />
2<br />
Q<br />
S<br />
1<br />
Q<br />
R<br />
2<br />
Q<br />
S<br />
R<br />
Q<br />
Q<br />
La porta 1 commuta per prima<br />
S<br />
R<br />
Q<br />
Q<br />
La porta 2 commuta per prima<br />
• SR=11 non è consentita e non dovrà mai<br />
comparire all’ingresso del FLIP-FLOP, in quanto:<br />
– Forza uscite non complementari<br />
– La transizione SR=11 ⇒ 00 porta a situazioni <strong>di</strong>verse<br />
in funzione del ritardo introdotto dalle singole porte<br />
(al termine il valore delle uscite non è definito)<br />
Lez.5 - Circuiti Combinatori e Sequenziali <strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B 29<br />
Lez.5 - Circuiti Combinatori e Sequenziali <strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B 30<br />
Corse critiche<br />
Corse critiche e Clock<br />
• I fenomeni <strong>di</strong> questo tipo prendono il<br />
nome <strong>di</strong> corse critiche:<br />
– Configurazioni non volute si presentano agli<br />
ingressi <strong>di</strong> circuiti <strong>di</strong> memoria<br />
– Differenze <strong>di</strong> comportamento tra i circuiti<br />
portano a evoluzioni casuali<br />
• Per eliminare le corse critiche e per<br />
razionalizzare il progetto viene introdotto<br />
il segnale <strong>di</strong> cadenza o <strong>di</strong> clock<br />
Lez.5 - Circuiti Combinatori e Sequenziali <strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B 31<br />
Lez.5 - Circuiti Combinatori e Sequenziali <strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B 32
Il Segnale <strong>di</strong> Clock<br />
Filp-Flop<br />
Flop SR Cadenzato<br />
CLOCK A LIVELLO<br />
• Stato attivo ⇒ 1<br />
– Vi avvengono le transizioni<br />
– Ha la durata minima necessaria a garantire il<br />
cambiamento <strong>di</strong> stato <strong>di</strong> tutti i circuiti <strong>di</strong> memoria<br />
S<br />
Clock<br />
R<br />
Preset<br />
Clear<br />
Q<br />
Q<br />
S<br />
Ck<br />
R<br />
P<br />
C<br />
Q<br />
Q<br />
• Stato inattivo ⇒ 0<br />
– Viene consentito alla rete combinatoria <strong>di</strong><br />
mo<strong>di</strong>ficare le uscite<br />
– La durata minima consente in ogni caso l'evoluzione<br />
completa della rete<br />
Lez.5 - Circuiti Combinatori e Sequenziali <strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B 33<br />
CLOCK:<br />
– con CLOCK=0 ingressi bloccati, il sistema evolve<br />
– con CLOCK=1, S e R sono attivi<br />
• CLOCK:<br />
• Preset (P) e Clear (C) forzano il FF in uno dei<br />
due stati, in<strong>di</strong>pendentemente dal clock<br />
Lez.5 - Circuiti Combinatori e Sequenziali <strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B 34<br />
Filp-Flop<br />
Flop SR Cadenzato<br />
Flop-Flop<br />
D-Latch<br />
S<br />
Preset<br />
Q<br />
• Il D-Latch<br />
memorizza il dato in ingresso<br />
Clock<br />
Preset<br />
R<br />
Clear<br />
Q<br />
D<br />
Clock<br />
Q<br />
D<br />
P<br />
Q<br />
S R Ck Q(n+1)<br />
X X 0 Q(n)<br />
1 0 1 1<br />
0 1 1 0<br />
0 0 1 Q(n)<br />
1 1 1 x<br />
I segnali <strong>di</strong> ingresso S e R non<br />
cambiano quando il segnale <strong>di</strong><br />
CLOCK vale 1 (per definizione)<br />
Clear<br />
Q<br />
Ck<br />
C<br />
D Ck Q(n+1)<br />
1 1 1<br />
0 1 0<br />
1 0 Q(n)<br />
0 0 Q(n)<br />
Q<br />
Lez.5 - Circuiti Combinatori e Sequenziali <strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B 35<br />
Lez.5 - Circuiti Combinatori e Sequenziali <strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B 36
Flip-Flop<br />
Flop Edge-Triggered<br />
Flip-Flop<br />
Flop Edge-Triggered<br />
• I FF attivi sul livello richiedono un<br />
circuito complesso per la generazione del<br />
segnale <strong>di</strong> clock.<br />
• I FF più sicuri (FF sincroni) commutano<br />
sui fronti <strong>di</strong> salita o sui fronti <strong>di</strong> <strong>di</strong>scesa<br />
del segnale <strong>di</strong> CLOCK<br />
– basso duty-cycle, definito come t (Ck=1) /t (Ck=0)<br />
• Sono soggetti a rischio <strong>di</strong> transizioni<br />
multiple nello stesso intervallo <strong>di</strong> CLOCK<br />
Ck<br />
D<br />
Q<br />
Q<br />
Ck<br />
S<br />
R<br />
Q<br />
Q<br />
Ck<br />
D<br />
Q<br />
Q<br />
Ck<br />
S<br />
R<br />
Q<br />
Q<br />
FF attivi sul fronte <strong>di</strong> salita<br />
FF attivi sul fronte <strong>di</strong> <strong>di</strong>scesa<br />
Lez.5 - Circuiti Combinatori e Sequenziali <strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B 37<br />
Lez.5 - Circuiti Combinatori e Sequenziali <strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B 38<br />
Altri tipi <strong>di</strong> FF Sincroni<br />
Flip-Flop<br />
Flop JK<br />
Preset<br />
Preset<br />
JS<br />
Q<br />
J<br />
Q<br />
Clock<br />
Clock<br />
KR<br />
Q<br />
K<br />
Q<br />
Clear<br />
Clear<br />
• Si aggiunge una retroazione e i segnali <strong>di</strong><br />
ingresso SR <strong>di</strong>ventano JK<br />
• Se il segnale <strong>di</strong> CLOCK è 0, gli ingressi<br />
vengono inibiti<br />
Lez.5 - Circuiti Combinatori e Sequenziali <strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B 39<br />
Lez.5 - Circuiti Combinatori e Sequenziali <strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B 40
Flip-Flop<br />
Flop JK<br />
Flip-Flop<br />
Flop JK<br />
Preset<br />
Preset<br />
J<br />
Q<br />
J<br />
Q<br />
Clock<br />
Clock<br />
K<br />
Q<br />
K<br />
Q<br />
Clear<br />
Clear<br />
• Si comporta come un FLIP-FLOP FLOP S-R S R ma<br />
accetta in ingresso anche la combinazione<br />
JK=11 che inverte il valore delle uscite<br />
• Infatti: se stato=0 e JK=11, lo stato<br />
viene complementato<br />
Lez.5 - Circuiti Combinatori e Sequenziali <strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B 41<br />
Lez.5 - Circuiti Combinatori e Sequenziali <strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B 42<br />
Flip-Flop<br />
Flop JK<br />
Altri Flop-Flop<br />
Cadenzati<br />
J<br />
Clock<br />
Preset<br />
Q<br />
J<br />
Clock<br />
S<br />
P<br />
Q<br />
T<br />
Ck<br />
J<br />
K<br />
Q<br />
Q<br />
D<br />
Ck<br />
J<br />
K<br />
Q<br />
Q<br />
K<br />
Clear<br />
Q<br />
K<br />
R<br />
C<br />
Q<br />
J K Ck Q(n+1)<br />
X X 0 Q(n)<br />
1 0 1 1<br />
0 1 1 0<br />
0 0 1 Q(n)<br />
1 1 1 Q(n)<br />
T J K Q(n+1)<br />
- 1 0 1<br />
- 0 1 0<br />
0 0 0 Q(n)<br />
1 1 1 Q(n)<br />
D J K Q(n+1)<br />
1 1 0 1<br />
0 0 1 0<br />
- 0 0 Q(n)<br />
- 1 1 Q(n)<br />
• FF-T: ad ogni colpo <strong>di</strong> clock commuta o no a<br />
seconda del valore <strong>di</strong> T<br />
• FF-D: ad ogni colpo <strong>di</strong> clock scrive 1 o 0 a<br />
seconda del valore <strong>di</strong> D<br />
Lez.5 - Circuiti Combinatori e Sequenziali <strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B 43<br />
Lez.5 - Circuiti Combinatori e Sequenziali <strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B 44
Tabella riassuntiva<br />
Flip-Flop<br />
Flop Master/Slave<br />
Clock<br />
S<br />
R<br />
P<br />
C<br />
Q<br />
Q<br />
Uscita<br />
Input SR<br />
00 01 10 11<br />
0 0 0 1 -<br />
1 1 0 1 -<br />
Uscita<br />
Input D<br />
0 1<br />
0 0 1<br />
1 0 1<br />
Clock<br />
D<br />
P<br />
C<br />
Q<br />
Q<br />
FF1<br />
FF2<br />
Clock<br />
J<br />
K<br />
P<br />
C<br />
Q<br />
Q<br />
Uscita<br />
Input JK<br />
00 01 10 11<br />
0 0 0 1 1<br />
1 1 0 1 0<br />
Uscita<br />
Input T<br />
0 1<br />
0 0 1<br />
1 1 0<br />
Clock<br />
T<br />
P<br />
C<br />
Q<br />
Q<br />
Il segnale <strong>di</strong> clock separa le variazioni dei <strong>di</strong>spositivi <strong>di</strong><br />
memoria dall’assestamento dei circuiti combinatori.<br />
Ck=0: FF1 <strong>di</strong>sabilitato, FF2 abilitato, le uscite commutano e<br />
potenzialmente tutti i circuiti che seguono<br />
Ck=1: FF1 abilitato, FF2 <strong>di</strong>sabilitato, le uscite sono stabili e FF1 si<br />
assesta in funzione del valore degli ingressi<br />
Lez.5 - Circuiti Combinatori e Sequenziali <strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B 45<br />
Lez.5 - Circuiti Combinatori e Sequenziali <strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B 46<br />
w 0<br />
s<br />
f<br />
w 1<br />
Lez.5 - Circuiti Combinatori e Sequenziali <strong>Fondamenti</strong> <strong>di</strong> <strong>Informatica</strong> B 47
Change language