平成25年電気学会産業応用部門大会, 1-62 (2013) - 長岡技術科学大学

フライングキャパシタ 形 トポロジーに 着 目 した
マルチレベルコンバータの 損 失 解 析 とその 高 効 率 設 計
学 生 員 樫 原 有 吾 , 正 員 伊 東 淳 一 ( 長 岡 技 術 科 学 大 学 )
Power Loss Analysis and High Efficiency Design Method
for Multilevel Converter based on Flying Capacitor Topologies
Yugo Kashihara, Student Member, Jun-ichi Itoh, Member (Nagaoka University of Technology)
This present paper discusses the high efficiency design method for n-level converter based on flying capacitor topologies, and
analyzes the power losses of converter. The error rates between the theoretical and simulation values are under 0.05 % at the rated
load. In addition, two kinds of power loss characteristics of multilevel converters are compared. The comparison results indicate
that the power loss of the ANPC topology is lower than the FC topology. In addition, the criteria design for achieving high
efficiency in the multilevel converters is discussed.
キーワード:マルチレベル 変 換 器 ,インバータ, 損 失 解 析 , 高 効 率 設 計
Keywords:Multilevel converter, Inverter, Loss analysis, High efficiency design
品 開 発 の 低 コスト 化 ができる。
1. はじめに
これまで, 著 者 らは,6 つの 3 レベル 方 式 の 損 失 について 検
近 年 , 様 々なマルチレベル 変 換 器 の 回 路 トポロジーが 提 案 ,
検 討 されている (1)-(5) 。マルチレベル 変 換 器 は, 従 来 の 2 レベル
の 電 力 変 換 器 と 比 較 すると,1レベル 数 n に 対 しスイッチング 素
子 の 耐 圧 を n-1 分 の 1 に 低 減 できること,2 複 数 レベルの 電 圧 を
出 力 するので 出 力 電 圧 の 高 調 波 を 低 減 できることが 利 点 として
あげられる。これらの 利 点 から, 低 耐 圧 で 低 オン 電 圧 ,もしくは
低 オン 抵 抗 の 半 導 体 素 子 を 使 用 できるため, 高 効 率 な 電 力 変
換 器 を 構 成 できる。そのため,マルチレベル 変 換 器 は 高 圧 大 容
量 化 技 術 だけでなく 高 効 率 化 技 術 として 注 目 されている。
これまでに,マルチレベル 変 換 器 の 損 失 について 検 討 した 研
究 がいくつかある (6),(7) 。これらの 文 献 はシミュレーション 解 析 を 用
いて, 複 数 のマルチレベル 変 換 器 の 損 失 を 比 較 している。しか
しながら,シミュレーション 解 析 において, 変 換 器 の 仕 様 や,レ
ベル 数 ,デバイスを 変 更 した 場 合 ,その 都 度 シミュレーションモ
デルを 修 正 する 必 要 がある。さらに, 損 失 最 小 点 の 検 討 などの
最 適 設 計 を 目 指 した 場 合 , 大 量 のシミュレーション 解 析 が 必 要 と
なり, 最 適 設 計 の 手 段 として 有 効 であると 考 えにくい。
そこで, 筆 者 らは 数 式 を 用 いたマルチレベル 変 換 器 の 損 失 や
体 積 などのパラメータの 設 計 法 について 検 討 を 行 ってきた (8),(9) 。
この 方 法 は, 変 換 器 を 構 成 する 半 導 体 素 子 やキャパシタなどの
デバイスパラメータや 変 換 器 の 仕 様 から, 解 析 的 に 変 換 器 の 効
率 や 体 積 を 推 定 し, 高 効 率 化 ・ 体 積 の 最 小 化 を 目 的 にコストとの
バランスを 見 ながら 変 換 器 設 計 ができ, 試 作 時 間 の 短 縮 化 , 製
討 を 行 ってきた (9) 。マルチレベル 変 換 器 のトポロジーは,ダイオ
ードクランプ 形 とフライングキャパシタ 形 に 分 類 できる。クランプ
ダイオードの 導 通 損 失 がないので, 効 率 の 点 では,フライングキ
ャパシタ 形 の 方 が 有 利 である。 一 方 ,マルチレベル 変 換 器 のレ
ベル 数 は, 用 途 や 使 用 デバイスの 特 性 などにより 選 択 される。 特
に, 損 失 低 減 の 観 点 から 最 適 なレベル 数 を 検 討 した 文 献 は 著
者 らの 知 る 限 りない。
本 論 文 は,フライングキャパシタトポロジーに 着 目 し,フライン
グキャパシタ( 以 下 FC) 方 式 とその 派 生 回 路 であるアクティブ 中
性 点 クランプ( 以 下 ANPC) 方 式 について,n レベル 変 換 器 の 損
失 を 一 般 化 し,その 損 失 特 性 について 考 察 する。まず,2 つのマ
ルチレベル 方 式 について 説 明 する。 次 に, 各 方 式 の 変 換 器 の
仕 様 とデバイスパラメータに 基 づいた 損 失 計 算 法 について 説 明
する。そして,シミュレーションを 用 いて 各 方 式 の 損 失 計 算 法 の
妥 当 性 の 確 認 を 行 う。 最 後 に, 損 失 計 算 法 を 用 いて,2 つのマ
ルチレベル 方 式 の 損 失 特 性 について 考 察 し,パワーデバイスの
選 定 指 針 を 明 らかにする。その 結 果 ,ANPC 方 式 がレベル 数 に
関 係 なく FC 方 式 よりも 低 損 失 であることが 明 らかになったので 報
告 する。
2. マルチレベル 方 式
〈2・1〉フライングキャパシタ 方 式
Fig.1 に 一 般 化 された FC 方 式 の 回 路 図 (1 相 分 )を 示 す。FC

方 式 は 中 性 点 電 圧 とフライングキャパシタの 電 位 をスイッチング
によって 加 減 算 することで 任 意 の 電 位 を 出 力 する 方 式 で,レベ
ル 数 に 比 例 してフライングキャパシタの 数 が 増 加 する (1) 。
〈2・2〉アクティブ 中 性 点 クランプ 方 式
Fig.2 に ANPC 方 式 の 回 路 図 (1 相 分 )を 示 す。ANPC 方 式 は
フライングキャパシタ 方 式 と 3 レベル 中 性 点 電 圧 出 力 回 路 を 組
み 合 わせた 方 式 であり,それぞれ 2 つの Cell に 分 けることができ
る (2) 。 本 論 文 では,フライングキャパシタ 回 路 部 分 を Cell 1,3 レ
ベル 中 性 点 電 圧 出 力 回 路 部 分 を Cell 2 とする。2 つの Cell の 電
位 を 加 減 算 することで 任 意 の 電 圧 を 出 力 する。ANPC 方 式 はレ
ベル 数 に 比 例 して Cell1 の 回 路 のレベル 数 が 増 加 する。
3. 一 般 化 されたマルチレベル 方 式 の 損 失 計 算 法
2 章 で 述 べた 2 つのマルチレベル 方 式 の 半 導 体 素 子 に 発 生
する 損 失 の 計 算 法 について 説 明 する (9)(10) 。 電 力 損 失 は 以 下 の
条 件 で 計 算 を 行 う。
1) 負 荷 電 流 リプルは 無 視 できる( 電 流 源 負 荷 とみなす)
2)キャパシタのリプル 電 圧 は 無 視 できる( 直 流 電 圧 源 とみなす)
半 導 体 素 子 に 発 生 する 損 失 P sw は 導 通 損 失 とスイッチング 損
失 ,ダイオードに 発 生 する 損 失 P D は 導 通 損 失 とリカバリ 損 失 とし,
それぞれ(1)~(2) 式 で 得 られる。
P
sw
Pcon
_ sw
Pswitch
..............................................................(1)
P
D
Pcon
_ D
Prec
.................................................................(2)
ここで,P con_sw は 半 導 体 素 子 に 発 生 する 導 通 損 失 (W),P switch は
半 導 体 素 子 に 発 生 するスイッチング 損 失 (W),P con_D はダイオー
ドに 発 生 する 導 通 損 失 (W),P rec はダイオードに 発 生 するリカバリ
損 失 (W)である。
導 通 損 失 はスイッチ(IGBT,MOSFET) 側 と 環 流 ダイオード
(FWD) 側 に 発 生 する 損 失 に 分 けて 考 えることができる。ここで,
素 子 に 流 れる 正 の 電 流 はすべてスイッチ 側 に, 負 の 電 流 はすべ
て FWD 側 に 流 れると 仮 定 する。また,MOSFET の 場 合 ,オン 抵
抗 が 小 さければスイッチ 側 に 正 負 両 方 に 電 流 が 流 れる。しかし,
FWD のオン 電 圧 特 性 を MOSFET と 同 一 に 設 定 することで 損 失
は 計 算 できる。スイッチの 導 通 損 失 の 平 均 値 P con は,スイッチの
オン 電 圧 とスイッチに 流 れる 電 流 から 導 出 することができ,それ
ぞれ(3),(4) 式 にて 表 せる。
P
v
Con
1
2
v i dx .............................................................(3)
on sw
on
ronI
v 0 ......................................................................(4)
I
sw
I m
sin
............................................................... (5)
ここで,v on はスイッチのオン 電 圧 (V),i sw は 素 子 に 流 れる 電 流
(A),とは 電 流 の 流 れている 期 間 ,r on はスイッチのオン 抵 抗
(),v 0 は 0 A の 時 のオン 電 圧 降 下 (V),は 変 調 波 ,は 位 相 ,
は 負 荷 力 率 角 である。ここで,オン 電 圧 は IGBTを 想 定 し,PN 接
合 による 電 圧 降 下 と 抵 抗 分 にある 電 圧 降 下 として(4) 式 にて 表 現
しているが,MOSFET は 抵 抗 特 性 であるため(4) 式 において
v 0 =0 とすれば 表 現 できる。
〈3・1〉フライングキャパシタ 方 式 の 損 失 計 算 法
本 節 では,FC 方 式 の 半 導 体 素 子 の 損 失 計 算 法 について 説
明 する (10) 。FC 方 式 は, 全 てのスイッチが 出 力 電 圧 指 令 値 1 周 期
Fig.2. Generalized ANPC inverter circuit topology.
に 対 して PWM 駆 動 する。そのため 全 ての 半 導 体 素 子 に 発 生 す
る 損 失 は 同 じである。FC 方 式 を 位 相 が 異 なる 複 数 のキャリアを
用 いた 位 相 シフト 変 調 方 式 で 動 作 させるとすると,FC 方 式 の 変
調 波 A は(6) 式 で 得 られる。
A asin
.......................................................................(6)
ここで,a は 変 調 率 である。
FC 方 式 の 半 導 体 素 子 1 つのスイッチ 側 に 発 生 する 導 通 損 失
P FC_con_Sw と FWD 側 に 発 生 する 導 通 損 失 P FC_con_FWD は(7),(8)
式 で 得 られる
P
FC _ con _ Sw
P
FC _ con_
FWD
1 1 1 1
v0
I
mron
I
m
aI
mron
av0
I
m
cos
..........(7)
2
8 3
8
1 1 1 1
v0
I
mron
I
m
aI
mron
av0
I
m
cos
.........(8)
2
8 3
8
FC の 全 ての 半 導 体 素 子 は, 同 じスイッチング 周 波 数 で 動 作
し,スイッチングを 行 う 期 間 や 印 加 される 電 圧 も 同 じである。その
ため,スイッチング 損 失 P FC_switch は(9) 式 ,リカバリ 損 失 P FC_rec は
(10) 式 で 表 される。
P
FC
Fig.1. Generalized FC inverter circuit topology.
Cell 2
Sn
Sn+1
Sn+2
Sn+3
1 EdcI
m
_ switch
e
on
e off
f c ....................................(9)
2 n 1 E I
dcd md
S2(n-1)-1
S3
S1
S2
S4
S2(n-1)
Cell 1
Sn-2
S3
S1
S2
S4
Sn-1

P
FC _ rec
1
E
I
dc m
err
fc
..............................................(10)
2 n 1 E I
dcd md
従 って,n レベルの FC 方 式 の 半 導 体 に 発 生 する 1 相 当 たり
の 損 失 は(11) 式 で 表 される。
P
FC _ Loss_
semi
2n
1 PFC
_ con_
Sw
PFC
_ con_
FWD
PFC
_ switch
PFC
_ rec
.... (11)
〈3・2〉アクティブ 中 性 点 クランプ 方 式 の 損 失 計 算 法
本 節 では,ANPC 方 式 の 半 導 体 素 子 の 損 失 計 算 法 について
説 明 する (2)(9) 。ANPC 方 式 も FC 方 式 と 同 様 に 位 相 シフト 変 調 方
式 で 動 作 させるとすると,ANPC 方 式 の 変 調 波 B は(12) 式 で 得
られる。
asin
when 0
B
....................................(12)
asin
1
when 2
Fig.2 において,Cell1 の 素 子 1 つに 発 生 するスイッチ 側 の 導
通 損 失 P ANPC_con_sw_Cell1 は (13) 式 で , FWD 側 の 損 失
P ANPC_con_FWD_Cell1 は(14) 式 で 導 出 することができる。
P
ANPC _ con_
sw_
Cell1
P
ANPC _ con_
FWD
v0
1 1
I
m
v0
cos
I
mron
sin 2
2
2 8
.........(13)
1 2
1
I
mron
I
maron
cos
av0
cos
4
3
4
v0
1 1
1
_ Cell1
I
m
v0
cos
I
mron
sin 2
I
mr
2
2 8
4
1 2
1
I
mron
I
maron
cos
av0
cos
4
3
4
on
(14)
Cell2 の 導 通 損 失 について 述 べる。S n ,S n+2 のスイッチ 側 の 導
通 損 失 P ANPC_con_sw_Cell2A は(15) 式 で,S n ,S n+2 の FWD 側 の 導 通
損 失 P ANPC_con_FWD_Cell2A は(16) 式 で 導 出 することができる。
P
ANPC _ con_
sw_
Cell2
A
P
1 1 2 1
aron
cos 2
cos
I
2
6 3 2
1 1 1
av0
cos
sin
cos
2 2 2
1
I
ma
8I
r
12
m
2
m
................ (15)
4
sin
3v
0
sin
3v
0
cos
2
ANPC _ con_
FWD _ Cell2
A
on
(16)
同 様 に,S n+1 ,S n+3 のスイッチ 側 の 導 通 損 失 P ANPC_con_sw_Cell2B
と FWD 側 の 導 通 損 失 P ANPC_con_FWD_Cell2B は(17),(18) 式 となる。
1
2 1
PANPC
_ con _ sw_
Cell2B
I
mv0
cos
1
I
m
r
sin 2
2
2 2 4
(17)
1 1 1 2 1
I
mav0
cos
sin cos
I
mar
cos 2
cos
2 2 2 6 3 2
P
ANPC _ con_
FWD _ Cell
1
I
mav
2
1 2
1
2B
I
m
r
sin 2
I
mv0
I
mv0
cos
2
2 4
...(18)
2 1 2 1
sin
cos
I ar cos 2
cos
0
m
6
3
2
Cell1 のスイッチング 損 失 P ANPC_switch_Cell1 と FWD のリカバリ 損
失 P ANPC_rec_Cell1 は(19),(20) 式 で 導 出 することができる。
P
P
ANPC
1 EdcI
m
_ switch_
Cell1
e
on
e off
f c ...........................(19)
n 1 E I
ANPC _ rec _ Cell1
1
E
dcd md
I
dc m
err
fc
.......................................(20)
n 1 E I
dcd md
Cell2 のスイッチング 損 失 は,Cell2 のスイッチが 出 力 周 波 数 で
スイッチングを 行 うため,キャリア 周 波 数 と 同 じ 周 波 数 でスイッチ
ングする Cell1 のスイッチング 損 失 と 比 較 して,Cell2 のスイッチン
グ 損 失 は 十 分 小 さく 無 視 できる。
従 って,n レベルの ANPC 方 式 の 半 導 体 に 発 生 する 1 相 当 た
りの 損 失 は(21) 式 で 表 される。
n
3
P 2 1
P
ANPC _ Loss_
semi
2
2 P
ANPC _ con _ sw_
Cell2
A
P
P
ANPC _ con _ sw_
Cell1
ANPC _ switch_
Cell1
P
ANPC _ con _ sw_
Cell2B
ANPC _ con _ FWD _ Cell1
ANPC _ rec _ Cell1
ANPC _ con _ FWD _ Cell2
A
P
P
P
ANPC _ con _ FWD _ Cell2B
..... (21)
〈3・3〉シミュレーションを 用 いた 各 マルチレベル 方 式 の
損 失 計 算 式 の 妥 当 性 の 確 認
Fig.3 に 3 相 10kW の 各 方 式 の 半 導 体 素 子 に 発 生 する 損 失 を
数 式 による 計 算 結 果 とシミュレーションによる 解 析 結 果 で 比 較 し
た 結 果 を,Table1 に 解 析 に 用 いた 変 換 器 の 仕 様 とデバイスを 示
す。Table1 の 仕 様 に 基 づいて 3 相 10kW の 5 レベル FC インバ
ータ,7 レベル ANPC インバータを 設 計 した。Fig.3 より, 各 方 式
の 半 導 体 に 発 生 する 損 失 の 数 式 による 計 算 結 果 とシミュレーシ
ョンによる 解 析 結 果 が 最 大 誤 差 0.05% 以 下 で 全 て 一 致 してお
り, 数 式 による 損 失 計 算 法 の 妥 当 性 を 確 認 した。
4. 損 失 計 算 法 による 各 方 式 のレベル 数 に 対 する
損 失 特 性 の 比 較
本 節 では,3 章 にて 提 案 した 各 方 式 の 損 失 計 算 法 を 用 いて,
レベル 数 を 3-11 レベルまで 変 化 させたときの 2 つのマルチレベ
ル 方 式 の 損 失 特 性 について 考 察 する。
Fig.4 に MOSFET の 素 子 耐 圧 に 対 するオン 抵 抗 の 特 性 を 示
す。Fig.4 に 示 す MOSFET は 5 つのデバイスメーカ(Infineon,
IXYS, IR, RENESAS, TOSHIBA)の 製 品 から, 素 子 耐 圧 が
60V-300V, 電 流 定 格 が 50A-100A のものを 選 択 している。Fig.4
において, 素 子 耐 圧 とオン 抵 抗 が 比 例 する 近 似 線 を 任 意 に 作
成 し,それに 基 づいてレベル 数 を 3-11 レベルまで 変 化 させたと
きのマルチレベル 変 換 器 の 損 失 を 導 出 する。
Fig.5 に,2 つのマルチレベル 方 式 のレベル 数 に 対 する 損 失
特 性 を 示 す。Fig.5 は, 変 換 器 の 仕 様 に Table1 と 同 じパラメータ
を 用 い,レベル 数 に 応 じて Fig.4 の 近 似 線 に 基 づいた MOSFET
を 使 用 したときの 各 マルチレベル 変 換 器 の 損 失 特 性 である。
ANPC 方 式 の 損 失 特 性 は,Cell2 に 高 耐 圧 素 子 を 1 つ 用 いた 場
合 (ANPC 方 式 1)と,Cell2 に Cell1 と 同 耐 圧 の 素 子 を 複 数 直 列
に 接 続 して 使 用 した 場 合 (ANPC 方 式 2)の 2 つの 条 件 で 検 討 し
ている。 各 レベルの MOSFET は, 半 導 体 素 子 の 印 加 電 圧 に 対
して 1.5 倍 以 上 の 余 裕 をみて 選 定 している。Fig.5 より, 各 損 失 特
性 において,レベル 数 に 対 して 損 失 が 低 減 されている。また,
FC 方 式 と ANPC 方 式 の 損 失 特 性 において, 同 耐 圧 の 素 子 を 用
いた 場 合 , 導 通 損 失 は 同 じ(Fig.5(a))であり,スイッチング 損 失
(Fig.5(b))は 倍 になっている。レベル 数 を n(n≧5)とすると,ANPC
方 式 の Cell1 の FC 回 路 のレベル 数 は n-2 レベルになる。そのた
め,レベル 数 が 同 じ 場 合 ,ANPC 方 式 において PWM 駆 動 する
半 導 体 素 子 の 数 は, 常 に FC 方 式 の 半 分 であり,レベル 数 に 関
係 なく ANPC 方 式 の 方 が FC 方 式 よりも 損 失 が 小 さくなる。
Fig.5 の ANPC 方 式 の 損 失 特 性 において,ANPC 方 式 1 と
ANPC 方 式 2 の 場 合 では, 高 レベル 化 に 対 する 損 失 の 低 減 効

果 が 異 なっている。これは,ANPC 方 式 1 においてレベル 数 に
関 係 なく Cell2 に 同 じ 性 能 の 高 耐 圧 素 子 を 用 いているので,
Cell2 に 発 生 する 損 失 は,レベル 数 に 依 存 しないためである。 従
って,ANPC 方 式 1 の 条 件 で, 高 レベル 化 , 低 損 失 化 を 達 成 す
るためには, 素 子 のオン 抵 抗 が 以 下 の 条 件 を 満 たせば 良 い。
r
n 1
2
on_
h
ron_
n ...............................................................(22)
ここで,r on_h は 素 子 耐 圧 が 入 力 電 圧 の 半 分 の 電 圧 を 許 容 できる
素 子 のオン 抵 抗 値 ,r on_n は n レベルの 時 に 素 子 耐 圧 が 入 力 電
圧 の 1/(n-1)を 許 容 できる 素 子 のオン 抵 抗 値 である。 一 方 で,
(22) 式 を 満 たす 素 子 がない 場 合 , 例 えば Fig.4 の 近 似 線 よりもオ
ン 抵 抗 の 小 さい 素 子 がない 場 合 は,レベル 数 を 変 化 させず 同 耐
圧 で 低 オン 抵 抗 の 素 子 を 用 いる,もしくは, 複 数 の 素 子 を 並 列
接 続 して 使 用 することで, 電 力 変 換 器 の 低 損 失 化 を 達 成 でき
る。またこの 指 針 は 他 の 方 式 にも 同 様 に 用 いることができる。
5. 結 論
本 論 文 では,2 つのマルチレベル 方 式 の 損 失 一 般 化 を 行 い,
その 損 失 特 性 について 考 察 した。 各 方 式 の 損 失 計 算 法 は,シミ
ュレーションによる 解 析 結 果 と 比 較 して 誤 差 0.05% 以 下 で 一 致
し,その 妥 当 性 を 確 認 した。また, 損 失 計 算 法 を 用 いて,マルチ
レベル 方 式 の 損 失 特 性 について 比 較 し,ANPC 方 式 が FC 方 式
よりも 低 損 失 な 変 換 器 ということがわかった。さらに,マルチレベ
ル 方 式 の 高 効 率 化 を 目 的 とした 高 レベル 化 の 条 件 及 び 半 導 体
素 子 の 複 数 並 列 使 用 条 件 を 明 らかにした。
今 後 は,マルチレベル 方 式 の 損 失 計 算 法 の 拡 張 性 を 高 める
ために,ダイオードクランプ 方 式 及 び 一 般 化 されたマルチレベ
ル 方 式 の 損 失 一 般 化 について 検 討 を 行 う。
文
(1) F. Z. Peng : “A Generalized Multilevel Inverter Topology with Self Voltage
Balancing”, IEEE Transactions on industry applications, Vol.37, No.2, pp.
2024-2031 (2001)
(2) Barbosa, P.; Steimer, P.; Steinke, J.; Meysenc, L.; Winkelnkemper, M.;
Celanovic, N: “Active Neutral-point-Clamped Multilevel Converter”,
Power Electronics Specialists Conference, 2005. PESC '05. IEEE 36th
16-16 June 2005 Page(s):2296 – 2301
(3) Gateau, G., Meynard, T.A., Foch, H.: “Stacked multilcell converter
(SMC) : properties and design”, Power Electronics Specialists Conference
(2001), 2001, IEEE 32nd Annual
(4) 徳 永 翔 平 , 宗 島 正 和 ,Hui Zhang, 漆 畑 正 太 , 小 金 沢 竹 久 :「3 レベル
T-type NPC を 拡 張 した 5 レベル 変 換 器 」, 全 国 大 会 ,No4,pp75 (2012)
(5) ABB RESEARCH LTD. : 多 数 の 電 圧 レベルを 切 換 えるためのスイッチ
ギアゼル 及 び 変 換 回 路 P2009-525717A
(6) Lin Ma, Tamas Kerekes, Remus Teodorescu, Xinmin Jin, Dan Floricau,
Marco Liserre :「The High Efficiency Transformer-less PV Inverter
Topologies Derived From NPC Topology 」,EPE 2009-Barcelona ,
pp.1-10 (2009)
(7) Sayago, J.A. ; Bernet, S. ; Bruckner, T.:「Comparison of Medium Voltage
IGBT-based 3L-ANPC-VSCs」,Power Electronics Specialists Conference
– 2008, pp. 851-858 (2009)
(8) J. W. Kolar, J Biela and J, Minibock:「Exploring the Pareto Front of Multi
–Objectice Single-Phase PFC Rectifier Design Optimization -99.2%
Efficiency vs. 7kW/dm 3 Power Density」,IPEMC 2009-China,(2009)
(9) 樫 原 有 吾 , 伊 東 淳 一 , 森 田 一 徳 , 宗 島 正 和 , 小 倉 和 也 :「パレートフロント
カ ー ブ を 用 い た 5 レ ベ ル ト ポ ロ ジ ー の 性 能 比 較 」 , SPC 浜 松 ,
SPC-12-159,EDD-12-066(2012)
(10) 樫 原 有 吾 , 伊 東 淳 一 : 「3 レベルマルチレベル 方 式 の 半 導 体 素 子 に 発 生
する 損 失 に 対 する 一 考 察 」, 全 国 大 会 , NO 4-041, pp. 71-72 (2013)
献
Conduction loss[W]
Conduction loss [p.u.]
Error rate 0.003% 0.005%
450
400
350
300
250
200
150
100
On-resistance []
50
0
0.09
0.08
0.07
0.06
0.05
0.04
0.03
0.02
0.01
0
Calculation result
Simulation result
Error rate 0.049% 0.012%
2
1.5
1
0.5
Five-level Seven-level
0
Five-level Seven-level
FC inverter ANPC inverter FC inverter ANPC inverter
(a) Conduction loss
(b) Switching loss
Fig.3. Power loss comparisons of two multilevel converters.
Selection critea
Breakdown voltage : 60V-300V
Continuous drain current: 50A-100A
Infineon
IXYS
IR
RENESAS
TOSHIBA
Switching loss[W]2.5
Calculation result
Simulation result
0 100 200 300 400
Breakdown voltage of device[V]
Fig.4. Relations between on resistance and breakdown voltage of device.
1.0
0.9
0.8
ANPC topology 1
0.7
ANPC topology 2
FC topology
0.6
2 4 6 8 10 12
Number of level
(a) Conduction loss
Semiconductor loss [p.u.]
Table 1 Specification.
(a) Converter specification
Input voltage
350V Rated power
10kW
Output voltage
200V Output frequency
50Hz
Output current
29A Switching frequency 10kHz
Phase angle -18deg. Modulation index
0.93
(b) Device parameters
Topology FC topology
ANPC topology
Cell 1
Cell 2
MOSFET
V DSS
I D
R DS
t r
t f
V F
t rr
1.05
1
0.95
0.9
0.85
0.8
0.75
0.7
0.65
0.6
IXTH88N15(IXYS) 2SK4201(RENESAS) IXTK75N30(IXYS)
150V
88A
22m(Max.)
33ns
18ns
1.5V(Max.)
150ns
100V
80A
9.1m(Typ.)
12ns
11ns
0.95V(Typ.)
73ns
300V
75A
42m(Typ.)
25ns
20ns
1.5V(Max.)
360ns
ANPC topology 1
ANPC topology 2
FC topology
Switching loss [p.u.]
2.0
ANPC topology 1
1.8
ANPC topology 2
1.6
FC topology
1.4
1.2
1.0
0.8
0.6
0.4
0.2
0.0
2 4 6 8 10 12
Number of level
(b) Switching loss
2 3 4 5 6 7 8 9 10 11 12
Number of level
(c) Total loss
Fig.5. Power loss characteristics of multilevel converters.
1 [p.u.] of the figure 6 (a) is normalized value by total conduction loss of
the three-level ANPC topology 1. On the other hand, 1 [p.u.] of the figure
6 (b) are normalized by total switching loss of the three-level ANPC
topology 1. Finally, 1 [p.u.] of the semiconductor losses of figure 6 (c) are
normalized value by total loss of the three-level ANPC topology 1. Cell 2
devices of the ANPC topology 1 use high-voltage rating devices. Cell 2
devices of the ANPC topology 2 use same rating devices of the Cell 1
devices.