第1章ZLG/CF 驱动使用 - Read

� IO1DIR 寄存器
即:IO0DIR= (PINSEL2 & 0xff81ffff) | 0x002a0000。
根据表 1.1 的描述,配置 IO1DIR 寄存器的位,见表 1.5。
表 1.5 IO1DIR 寄存器配置
IO1DIR 描述 配置值(二进制)
� IO2DIR 寄存器
7:0 根据其它需要设置 XXXXXXXX
15:8 根据其它需要设置 XXXXXXXX
23:16 配置引脚 P1.16、P1.17、P1.18、P1.19、
P1.20、P1.23 输出
配置引脚 P1.21 为输入
31:24 配置 P1.24、P1.25 为输入;
根据其它需要设置
根据表 1.1 的描述,配置 IO2DIR 寄存器的位,见表 1.6。
表 1.6 IO2DIR 寄存器配置
1X011111
XXXXXX00
IO2DIR 描述 配置值(二进制)
7:0 根据其它需要设置 XXXXXXXX
15:8 根据其它需要设置 XXXXXXXX
23:16 读操作时设为输入,写操作时设为输出,初
始化时设为输入
31:24 读操作时设为输入,写操作时设为输出,初
始化时设为输入
� IO0SET、IO0CLR、IO1SET、IO1CLR、IO2SET、IO2CLR 寄存器
00000000
00000000
改变各个 GPIO 输出引脚的状态位是通过 IO0SET、IO0CLR、IO1SET、IO1CLR、IO2SET、
IO2CLR 等寄存器设置的。初始化设置如表 1.7 所示,在读写 ATA 设备寄存器函数中分别
进行适当的设置(如程序清单 1.2 和程序清单 1.3 所示)。
表 1.7 初始化时 GPIO 输出引脚电平设置
寄存器 描述 配置值(十六进制)
IO0SET 初始化 P0.17、P0.19、P0.21 输出高电平 002A0000H
IO0CLR 初始化时不需要配置 -
IO1SET P1.19、P1.20 输出高电平 00180000H
IO1CLR P1.16、P1.17、P1.18、P1.23 输出低电平 00870000H
IO2SET 初始化时引脚 P2.31:16 为输入,该寄存器不需要配置 -
IO2CLR 初始化时引脚 P2.31:16 为输入,该寄存器不需要配置 -
根据以上寄存器的描述,使用模拟 ATA 接口前需对以上寄存器进行设置,对相关寄存器
的设置也就是模拟 ATA 接口总线的初始化。再根据表 1.1 描述各引脚的输入或输出特性,设