使用 - Xilinx

技 術 專 欄
使用 MATLAB 為 System
Generator for DSP 創建 IP
使用MATLAB M文件借助AccelChip
綜合工具優化FPGA實現
14 賽靈思中國通訊 27期
作者:Tim Vanevenhoven
Xilinx 公司
DSP 工具產品經理
將基於圖形和基於語言的設計方法結
合起來最能準確描述 DSP 系統。DSP 建
模軟件行業領頭羊 The MathWorks 提供了
一種稱為 Simulink 的時序精度的圖形化設
計環境和一種稱為 MATLAB 的數學建模語
言,從而滿足了這種二分法。
Simulink 非常適合 DSP 設計的“系統”
方面,包括輸入輸出接口和存儲器數據
流的控制與同步。Simulink 還以模塊集的
形式提供了一個豐富的預定義 DSP 算法
集,可以用來構建 DSP 系統。不過,對
於專用算法的建模來說,Simulink 並非總
是最有效的開發環境。它不必要地增加
了設計人員考慮時序精度的負擔,並且
強制用圖形模塊集而非簡明的文本錶達
式來構建底層的算術運算和陣列操作。
有些 DSP 算法開發人員發現 MATLAB
語言最能滿足他們喜歡的開發方式。
MATLAB 具有針對信號處理、通訊和小波
處理的 1,000 多種內置函數和工具箱擴
展,為複雜算法的開發和調試提供了豐
富且易用的環境。
Simulink 利用一個嵌入式 MATLAB 模塊
將這兩種建模環境統一起來,該模塊允
許 MATLAB 模型在 Simulink 內部仿真,再
通過 Real-Time Workshop 編譯成 C 代碼後
在 DSP 處理器上實現。
Xilinx ® System Generator for DSP 是一種
廣泛公認的高效工具,用於在 FPGA 中創
建 DSP 設計。System Generator for DSP 提供
了基於 Simulink 的圖形環境和 Xilinx DSP 核
的預定義模塊集,這同時滿足了系統架
構設計師和硬件設計人員的需要,前者
需要把組件集成到設計中,而後者需要
優化實現。不過,System Generator for DSP
缺少對基於 MATLAB 的設計流程的支持。

Xilinx AccelDSP TM 綜合工
具是專為已經熟悉基於語
言的 DSP 算法建模的算法
開發人員和 DSP 架構設計
師開發的。借助 AccelDSP
綜合工具,算法開發人員
可以用浮點 MATLAB M 文
件創建激勵、評估算法並
對結果進行後處理。
DSP 硬件系統
System Generator for DSP 非常適合 DSP
系統建模,它不僅包括核心 DSP 算法,還
包括針對外部總線、存儲器讀寫訪問、
系統數據同步和整體系統控制的同步接
口。System Generator for DSP 提供了面向控
制的模塊(如 MicroBlaze TM 處理器),還
提供了用於實現 DSP 系統同步的各個寄存
器、延時器和存儲器模塊(圖 1)。
自定制 DSP 算法
任何 DSP 系統的核心都是算法。算
法與系統的區別在於所產生的輸出是基
於給定輸入集的函數,與時鐘或硬件無
關。這可以由以下簡單公式錶示:
我們可以分別在 FPGA、DSP 處理器和
軟件上執行一種 MATLAB 定義的算法,它
們對時序精度的理解各不相同。
y = f(x)
算法的這種特有性質具有兩大好處。
首先,算法開發人員完全不用顧及硬件
實現細節,可以只專心於算法功能。正
因為如此,今天在 DSP 中使用的算法估
計有 90% 都是首先作為 MATLAB 模型出
現的,即使設計流程錶明它們此後還要
重新實現成 Simulink 圖或 System Generator
for DSP 圖。用一個簡單的 MATLAB 語句就
可以計算 4 x 1,024 數據矩陣的快速傅裡
葉變換 (FFT),不必考慮基數、擴展性、
緩衝或有效信號的同步,如下所示:
y = fft(data,1024);
Sine Wave
Random
Number
simin
From
Workspace
其次,在建立算法模型時,給定的輸
出集總是對應於給定的輸入集;因此,
不必在生成的硬件中解決同步問題。這
就使算法具有可通過 AccelDSP 這樣的綜合
工具進行調度的固有“可調度”性。由
於硬件要求,可能需要使用多個時鐘周
期來計算一個輸出(如資源共享 MAC FIR
濾波器的情形),但這種操作卻非常適
合 AccelDSP 綜合工具的自動流程。加入一
個簡單的硬件握手接口即可為集成到整
個系統敞開方便之門,如圖 2 所示。
dbl fpt
Gateway In2
dbl fpt
Gateway In1
dbl
fpt
Gateway In
CurrentState
Inputs
Outputs
Moore State Machine
addr
data
we
z -16
Delay
Single Port RAM
AccelDSP 和 System Generator 工具
一起使用
AcceDSP 綜合工具可依據浮點 MATLAB
模型生成 System Generator IP 模塊,從而
使 System Generator for DSP 能夠支持 DSP
系統和算法兩種建模方法。這樣可以
產生與用嵌入式 MATLAB 模塊功能相似
的 FPGA 設計流程(圖 3)。我們可以用
Xilinx DSP 模塊集實現系統設計,而用浮
點 MATLAB 實現算法設計。用 AccelDSP 綜
合工具創建的 System Generator IP 模塊是
具有時序精度特點的定點模塊。
卡爾曼濾波器示例
我們來看一種用 MATLAB 編寫的高
級算法,使用 AccelDSP 綜合工具進行綜
合,然後將算法集成到 System Generator
模型中。卡爾曼濾波器是一種特殊類型
的自適應遞歸濾波器,非常適合將多
個有噪聲的信號合併成一個較清晰的信
號。卡爾曼濾波器以對象(如由地面雷
達跟蹤的商用飛機)的數學模型開始,
使用該模型預測未來行為。然後,濾波
器使用實測信號(如返回到雷達接收器
的飛機特徵信號)定時校正預測。
2 tap
xn yn
圖 1 – 顯示系統控制和同步邏輯的 Xilinx System Generator 圖
Data In
New Data Valid
Clock
Data Out
Done
Clock
New Data Valid
Data In
Done
Data Out
FIR
圖 2 – AccelDSP 握手接口
技 術 專 欄
a
b
Add Sub
a+b fpt dbl
Gateway Out
Output data available to downstream system
MATLAB 運算符 (如矩陣轉置) 可以使 MATLAB 代碼
短小易讀。而像矩陣求逆運算這類複雜運算可以用
MATLAB 豐富的線性代數功能完成。
Scope
以下是一個卡爾曼濾波器的 MATLAB
M 文件。該算法定義矩陣 R 和 I,這兩個
矩陣描述了實測信號和預測行為的統計
數據。算法的後九行是前向預測代碼和
自我校正代碼。
function [S] = simple_kalman(A)
DIM = size(A,2);
persistent p P_cap
if isempty(P_cap)
P_cap = [8 0 0; 0 8 0; 0 0 8];
p = ones(DIM,1)/2;
end;
I = eye(DIM);
R = [128 0 0;0 128 0; 0 0 128];
% estimate step:
P_cap_est = P_cap+I;
% correction step:
K = P_cap_est * inv(P_cap_est+R);
p = p + K * ( A’ – p );
P_cap = (I – K)*P_cap_est;
S = p’;
像加減這類常用運算符是在 A 或
P_cap 這類陣列上運算,無需像 C 語言所
要求的那樣編寫循環語句。二維陣列自
動以矩陣相乘,無需任何特別註釋。
2007年冬季刊 15

技 術 專 欄
Simulink
Interface
Logic
Control
Logic
DSP 綜合指令 在所生成硬件上的效果
折/展開 For 循環 通過減少流量來提高輸入採樣速率
擴展矢量和矩陣的加法和乘法運算 通過減少流量來提高輸入採樣速率
陣列的 RAM/ROM 存儲器映射 通過將陣列映射到專用 Xilinx Block RAM資源來提高 FPGA 利用率
插入流水線 通過提高時鐘頻率性能來提高輸入採樣速率
移位寄存器映射 通過將移位寄存器邏輯映射到 SRL16 來提高 FPGA 利用率
16 賽靈思中國通訊 27期
MATLAB
y = f(x)
圖 3 – DSP 系統框圖
MATLAB 運算符(如矩陣轉置)可以
使 MATLAB 代碼短小易讀。而像矩陣求逆
這類複雜運算可以用 MATLAB 豐富的線性
代數功能完成。雖然可以將這種算法構
建成框圖,但這樣做很容易使算法結構
在 MATLAB 中顯得費解。
有了 AccelDSP 綜合工具,就可以用
AccelWare IP 工具套件將複雜的 MATLAB 工
具箱和內置函數(如卡爾曼濾波器示例
中使用的矩陣求逆)直接賦予硬件。這
些工具套件提供多種矩陣求逆方法。核
的選擇取決於矩陣的大小、結構和值。
我們再回到卡爾曼濾波器示例,最適宜
的方法是使用 AccelWare QR 矩陣求逆核。
AccelWare 核是依據 MATLAB 語法生成的,
可有多種硬件實現架構,這些架構允許
用戶對設計進行速度、面積、功耗和噪
聲優化。為了使用 AccelWare 功能,需要
對代碼進行以下小修改:
% K = P_cap_est * inv(P_cap_est+R);
K = P_cap_est *
accel_qr_inverse (P_cap_est+R);
用 AccelDSP 綜合工具綜合 MATLAB
可以使用 AccelDSP 綜合工具進行浮點
仿真,以建立一個基准來參考。然後將
設計轉換成定點,以便進行定點效果仿
真。有諸多功能可以幫助分析這些效果
和定點設計(如飽和與四捨五入)。數
據位寬的增長可以用戶控制的方式自動
傳播到整個設計中。這種算法設計瀏覽
過程可以幫助您獲得理想的量化結果,
錶 1 – 控制所生成硬件的綜合指令
Simulink
Memory
Processor
Interface
此量化結果能夠在控制上溢出/下溢出的
同時盡量縮小位寬,以便盡早在硅片面
積與性能指標之間進行權衡。
一旦確定了適宜的量化結果,使用
AccelDSP 綜合工具的下一步就是為 Xilinx
目標器件生成 RTL。可以通過使用錶 1 所
列綜合指令來規定硬件含義。
使用這些指令可以規範基於硬件的設
計瀏覽,使設計小組能夠進一步提高結
果質量。在綜合 RTL 時,AccelDSP 綜合工
具評估和調度整個算法,並且在可能時
進行邊界優化。
圖 4 – AccelDSP 綜合工具中的
“Generate System Generator”命令
圖 5 – 添加到 System Generator 設計的卡爾曼濾波器
下一步(請瀏覽 www.xilinx.com/cn/xcell27 了解下列資料的詳細內容:)
觀看 System Generator 和 AccelDSP 工具的在線演示
評價或購買:
AccelDSP 綜合工具
System Generator for DSP
AccelDSP 工具在整個流程中都保持始
終如一的驗證環境,這是因為使用了自
校驗式測試平台,即使用 MATLAB 定點設
計時生成的輸入/輸出矢量來驗證生成的
RTL。AccelDSP 綜合工具還會報告卡爾曼
濾波器的流量和延時量,這是衡量設計
是否滿足指標以及生成時序精度的 System
Generator 模型所必需的。
生成 System Generator 模型
成功完成 RTL 驗證之後,即可通過單
擊“Generate System Generator”圖標來為
設計生成 System Generator 模型,如圖 4
所示。AccelDSP 工具產生一個可支持仿真
和 RTL 代碼的 System Generator IP 模塊。
此時,設計流程過渡到 System
Generator for DSP,其中可以在 Simulink 庫
瀏覽器中使用卡爾曼濾波器的新模塊,
只需選擇卡爾曼濾波器模塊,然後將其
拖入到目標環境中,便可將 AccelDSP 生
成的卡爾曼濾波器集成到 System Generator
設計中,如圖 5 所示。
結論
自定制 DSP 算法最適於用 MATLAB 建
立數學模型,而完整的系統則最適於用
Simulink 建立時序精度的模型。這兩種建
模域緊密結合即可使用豐富的 MATLAB 語
言(包括內置函數和工具箱函數)來創
建複雜 DSP 算法的 System Generator IP 模
塊,從而為在 FPGA 中設計 DSP 系統提供
一種有效的手段。