universidade federal de santa catarina programa de póe-graduação ...

More documents

Recommendations

Info

um circuito especializado para realizar a multiplicação e outro para realizar a acumulação. Esta estratégia apresenta melhor desempenho em termos de velocidade e de área requerida em relação a estratégia utilizada nos MAC's apresentados anteriormente. Na Tabela 3.1 são apresentados os principais parâmetros das estruturas anteriormente mencionadas e das desenvolvidas no Capítulo 2. Na Tabela 3.2 são apresentados os valores dos parametros das estruturas para n=64. Destas tabelas pode-se inferir a respeito do desempenho de velocidade, flexibilidade de projeto, complexidade das estruturas, etc. Verifica-se, por exemplo, que as estruturas propostas neste trabalho apresentam uma maior Taxaflfls do que as outras estruturas. Além disso, a Taxabs das novas estruturas sistólicas é proporcional ao nível de partição k das palavras. Quanto maior a partição das palavras maior sera a TaxaEA5 da estrutura. Naturalmente, deve-se pagar um preço por este aumento de velocidade nas estruturas ‹e, consequentemente, existe um acréscimo de área .requerida pelas estruturas, o qual também é proporcional ao nivel de partição k. Os valores de area calculados na Tabela 3.2, indicam que as estruturas deste trabalho requerem uma maior área do que as estruturas anteriores. Este acréscimo em área é entretanto compensado pela alta Taxar/S conseguida pelas novas estruturas, como pode-se verificar através de uma figura de mérito, õ(k) = TaxaBs(k)/Área(k). que leva em consideração ambos os fatores. Quanto maior o valor desta figura de mérito, melhor a relação velocidade versus custo de projeto. Observa-se através dos resultados apresentados que aumentando-se o valor de k tem-se um aumento maior de Taxat/S do que da área requerida pela estrutura. Esta característica está ilustrada na Fig. 3.3, a qual apresenta as curvas de área e Taxar/S em relação ao valor de n/k, utilizando-se os parâmetros da estrutura proposta por Braun [7] 51
normalizada como referência. V ¡- A : Área de uma porta E IIEII n u : TE Tempo de propagação de uma porta E . ~ -Taxa : E/s Taxa de entrada e saída de dados 52 Tabela 3.1 - Área e Taxa E/s das estruturas Estrutura Área / AE _1` (Taxa E /S×TE) Braun's (Unipo1ar)[7] Snz + 10n 12n * 2 De Mori's (Unipo1ar)[7] sn* + 14n 12n + 1 Baugh-Wooley' (Bipolar) [7] sua + 11n + 12 _12n + 4,5 Ahmad & ... (Unipo1ar)[7] Snz + 8n Sn + 3 Ahmad & ... (Bipolar) [71 sn* + 7n + 1 Sn + 3 Proposta (Unipo1ar) Normal Proposta (Bipolar) `Norma1 Proposta (Unipo1ar) Otimizada Proposta (Bipolar) Otimizada 7,5‹n2+ 20,5-nk + 4-kg + + 14-n/k 35 on+ 8n/k + 5 ao-nz + 54-nx + 1õ‹k2 + 8n/k + 5 37,5-na/k + 95,5-n + 2o‹ k+ 11,2s›n2/kz + 21,5-n/k + 6 7,5-nz + 13,5-nx + 2s›n + 8 vk Qvn/ k + 1 7,5-na + 13,5-nx + 42‹n + 28-n/k + 5 + 9 ok-I' Qvn/ k + 1 "
Page 1 and 2:
UNIVERSIDADE FEDERAL DE SANTA CATAR
Page 3 and 4:
À minha namorada, Marlise i
Page 5 and 6:
v R E S U H O 'A operação produto
Page 7 and 8: vii S U H Á R I O CAPITULO 1 - INT
Page 9 and 10: 1 cAPI'ru1.o 1 1NTRonuçÃo O Proce
Page 11 and 12: velocidade atingiveis em um circuit
Page 13 and 14: de diferenciar algumas estruturas r
Page 15 and 16: 7 - Além disso, as estruturas sist
Page 17 and 18: assíncronos do tipo "wave front ar
Page 19 and 20: 11 C A P Í T U L O 2 ESTRUTURAS SI
Page 21 and 22: "pipelining". Estas estruturas pode
Page 23 and 24: célula processadora, independentem
Page 25 and 26: * Para ›-[\/133 17 Para k = 4: _
Page 27 and 28: H 19 Para implementar a operação
Page 29 and 30: ~ II 21 M W- D1 . . . . . .. W3(A1)
Page 31 and 32: direita a cada pulso de clock. As s
Page 33 and 34: Am e Bm, a cada ciclo de clock, de
Page 35 and 36: I 28 de células tipo II. ¢ . ¢
Page 37 and 38: . LJ - _ w ' . 30 cglum L¿¡>2L=
Page 39 and 40: 32 2.6 - Estruturas Operando com N
Page 41 and 42: I -9 V 34 ..w2‹A2›w2‹Ai›-
Page 43 and 44: C2 = -Bm»z“ se Am < o e cz = o s
Page 45 and 46: -B E W (A ) wiwm) : Li S H *I B (B
Page 47 and 48: 40 C A P Í T U L O 3 Avaliação d
Page 49 and 50: P › 42 P1 P2 b3 b4 Pi C b 1 1 a4
Page 51 and 52: ~ dado ' A 44 resultando no tempo d
Page 53 and 54: 46 Acellll E { 14n/k + 1 ]¢AE (3.1
Page 55 and 56: V . -1 48 z[ kz-["/,s-(n/|‹›2+
Page 57: 50 1) A estrutura multiplicadora-ac
Page 61 and 62: * fz 50.00 54 4o.oo 4 /'I / ' E/S ,
Page 63 and 64: cAPlTuLo 4 ss VALIDAÇÃO DAS ESTRU
Page 65 and 66: its oferecem atualmente o nmlhor co
Page 67 and 68: V __ \ 2É W3(B2) E wztsz) w3(B1) -
Page 69 and 70: 62 4.3 - Impleme-ntação~vi*arArra
Page 71 and 72: ` 64 wium) wJ(Bm) Li_1.J_1 Cx -+[HI
Page 73 and 74: especialmente adequada para. aplica
Page 75 and 76: 1200 portas lógicas por CI, 64 blo
Page 77 and 78: "pipelining" nesta implementação
Page 79 and 80: n câríruto s coNcLusõ£s Neste t
Page 81 and 82: 74 A P Ê N D I C E A PROGRAMA DE S
Page 83 and 84: V If I < 32 Then Masc := Msc shr 1;
Page 85 and 86: d 78 If (AuxM+I3+I4+I5) (Out[Num_
Page 87 and 88: End; (* Geracao *) ‹- -----------
Page 89 and 90: ' ` Begin For I:=1 to 20 do For - J
Page 91 and 92: 84 A configuração lógica de cada
Page 93 and 94: .z.._- ¬› 7 86 L) Blocos S5, S10
Page 95 and 96: se c) Bloco ai: X - A.C + A.C Y = A
Page 97 and 98: Ú _U_¿____H Ummwgä QOUUMVFFLIÚD
Page 99 and 100: _`w___fi Ummwflau _HOflflmF___H_Ffl
Page 101 and 102: 94 A P É N D I C E C J DIAGRAHA ES
Page 103 and 104: 96 REFERÊNCIAS [1] A. V. Oppenheim
show all

universidade federal de santa catarina programa de póe-graduação ...

Create successful ePaper yourself

Delete template?

Save as template?