赛灵思中国通讯» 第三十二期 - Xilinx
赛灵思中国通讯» 第三十二期 - Xilinx
赛灵思中国通讯» 第三十二期 - Xilinx
You also want an ePaper? Increase the reach of your titles
YUMPU automatically turns print PDFs into web optimized ePapers that Google loves.
作者:Mike Santarini<br />
Xcell Journal杂志发行人<br />
赛灵思公司<br />
mike.santarini@xilinx.com<br />
有线通信行业对速度有着永远无法<br />
满足的无尽需求。15 年前,数据传输速<br />
率(也叫带宽)一般只有每秒数十万比<br />
特(bps)。而今天,网络可以在全球范<br />
围内以 10 Gbps 的速度传输数据,有时<br />
甚至可以达到太比特的速度。在这一发<br />
展过程中,FPGA 发挥了非常重要的作<br />
用,随着 FPGA 技术象摩尔定律规定的<br />
那样不断前进,它们很可能会在下一代<br />
有线网络中扮演更重要的角色。<br />
为了吸引那些愿意支付更高费用,<br />
部署能提供多媒体内容的新型高带宽<br />
网 络 的 客 户,AT&T 和 Verizon 等 电 信<br />
公司要求网络设备生产商生产出速度更<br />
快、可以高速传输多种数据流量而不<br />
仅仅是语音的系统。著名市场调研公司<br />
iSuppli Corp, . 主攻宽带和 IPTV( 网络<br />
电视)的首席分析家 Steve Rago 注意<br />
到,电话公司正在紧锣密鼓地进行业务<br />
转型,希望改变过去只运行语音网络的<br />
单一经营模式。同样,大型企业也需要<br />
速度更快的网络设备,以便使员工可以<br />
更有效地在全球范围内进行通信。在金<br />
融领域,高速网络使广泛分散的商家可<br />
以快速完成交易——在这种情况下,更<br />
高速的通信就意味着更高的收入。<br />
思科系统公司、阿尔卡特朗讯、诺<br />
基亚西门子和 Juniper Networks 等众多<br />
网络设备生产商都希望率先向运营商和<br />
企业推出数据传输速率高达 40-Gbps 和<br />
100-Gbps 的网络设备。在实现这一目<br />
标的过程中,他们首先必须成功开发出<br />
基于最新、最先进 IC 的新一代路由器<br />
和交换机。此外,他们必须在下一代网<br />
络标准(即 40G 和 100G)还在不断演<br />
进的过程中实现这一目标。<br />
有线网络基础<br />
2009 年春季刊<br />
封面故事<br />
今天的有线通信网络就好象是由很<br />
多条连接不同目的地的公路、高速公路<br />
和超级高速公路组成的复杂路网。每一<br />
种道路都有着自己的限速 , 最缓慢的小<br />
路会降低总体行驶速度,延长信息传输<br />
到目的地所需的时间。<br />
一般的用户从家庭电脑上访问互<br />
联网网站并下载文件时,数据请求封装<br />
在一个数据包中,以最高为 1 Gbps 的<br />
速度——受电脑连接到运营商接入网络<br />
的铜线的速度限制——从电脑上发送出<br />
去。然后,接入网络读取该数据包,查<br />
看目的地和大小等信息,然后将它转发<br />
到我们所谓的城域网——一系列速度更<br />
快的路由器和交换机。而后再由该网络<br />
读取数据包信息,将数据发送到下一个<br />
路由器。在城域网中,数据以 10 Gbps<br />
的速度在路由器间传输。<br />
对于长距离路由,城域网最终可能<br />
会连接到我们叫作“核心”的数据超级<br />
高速公路——这是一种光网络,以光速<br />
将信息发送到一系列城域网中。而这些<br />
城域网就在包含您要访问的互联网文件<br />
(不管是网页、视频剪辑还是音乐)的<br />
数据服务器附近。然后,这个数据服务<br />
器将请求的数据文件通过网络发回,有<br />
时采用相同的路线(见图 1)。<br />
在每个交叉点或中心,路由器必须<br />
从数据包中读取目的地和数据大小等信<br />
息,根据具体的网络流量状况决定最快<br />
的路线,然后再将这些数据转发到下一<br />
站。协商在光网络中传输数据的更长路<br />
线时,光网络之前的路由器必须将适合<br />
电子路由器的数字信号转换成适合在光<br />
网络中传输的光信号格式。最终,在数<br />
据即将离开核心网络时,另一台路由器<br />
必须执行相反的操作,既将光信号格式<br />
转换回数据包格式。然后,该路由器必<br />
须读取网络中的流量情况,确定最快的<br />
路线,将数据发送到下一个路由器或数<br />
据服务器。<br />
5
封面故事<br />
访问和下载时间一般在几分钟到<br />
几秒钟之间,具体取决于文件大小和所<br />
在的位置。但是,由于不断发展进步的<br />
FPGA 技术,将来的网络传输速度将更快。<br />
电信和数据通信的融合<br />
图1 – 带宽高达 40 到 100 Gbps 的下一代有线通信网络将推动下一代宽带业务和大量新型电子设备的问世。<br />
今天的有线网络有两种——一种用<br />
于计算机,另一种用于通信。过去,这<br />
些网络是相互独立的,各有自己独特<br />
的协议、路由设备、带宽要求和带宽<br />
增长率。例如,电信网络的带宽一般<br />
以 4 倍的速度增长(从 2.5 Gbps 增加<br />
到 10 Gbps, 而 现 在 在 向 40 Gbps 发<br />
展),而计算机网络却以 10 倍的速度增<br />
长(100M、10G 和 100G)。 然 而, 赛<br />
灵思的著名工程师 Gordon Brebner 注<br />
意到,在几年前的最后一次有线网络重<br />
组过程中,10 Gbps 的速度水平上曾出<br />
现过一种融合现象。当时,在两种网络<br />
类型各自提高自己的最高带宽速率时,<br />
6 赛灵思中国通讯 32 期<br />
以太网的物理信令与电信网的信令出现<br />
了融合。虽然这两种网络仍保持相互独<br />
立,但网络行业在过去几年中作了最大<br />
努力,希望将它们合并为一体,尤其是<br />
在以太网方面。<br />
Brebner 表示 :“以太网过去只是<br />
将您连接到您的 IT 部门的技术。而现<br />
在,以太网无处不在,已发展到电信级<br />
以太网。电信行业在自己的网络中开始<br />
广泛采用这种以太网技术。万兆以太网<br />
(10GE)技术过去几年来实现了标准<br />
化 ;而现在,40GE 和 100GE 在 IEEE<br />
802.03ba 标准中被合并在一起。最终的<br />
标准有望于 2009 年年底正式出台。”<br />
Brebner 解释说,40GE 将是电信<br />
网络发展的下一步 ;但业界普遍认为,<br />
这一速度最初只适合用于企业联网。对<br />
于远距离传输,运营商们将采用 100GE<br />
标准。然而,如果激烈的竞争促使一<br />
些设备公司将企业联网速度也提高到<br />
100GE,那也不足为奇。<br />
路由器内部<br />
若想以如此高的速度传输数据,网<br />
络设备生产商将需要开发出利用最新电<br />
路技术的先进设备——路由器、交换和<br />
传输系统。<br />
例如,城域路由器的核心采用了一<br />
系列线路板。每个线路板接收采用不同<br />
协议的数据包,在这些数据包中查看始<br />
发地、大小、目的地及有关网络其余部<br />
分的信息等,然后将数据包转发给一台<br />
交换机。然后,该交换机将数据包发送<br />
到网络中的下一个目的地。上述线路板<br />
必须在数纳秒内完成所有这些计算。<br />
过 去, 线 路 板 通 常 由 一 个 CPU、<br />
一系列专用网络处理器(NPU)和大量<br />
最高速 FPGA 组成。有数据包进入线路<br />
板时,一个 FPGA 负责把原始数据转换
2009 年春季刊<br />
封面故事<br />
一些设备生产商希望 FPGA 能在路由器中扮演更重要<br />
的角色,将 NPU 的功能集成到可编程的逻辑架构内。<br />
为指定路由器可以读取的格式。处理器<br />
可以协调 NPU,帮助读取并路由数据,<br />
而 FPGA 可以简化 CPU 和 NPU 之间的<br />
通信。<br />
为了正确地处理数据包,路由器必<br />
须能支持多种协议。Brebner 曾经说过,<br />
实际上它们必须支持一个数据包中包含<br />
的多种传统协议及新协议。当然,如果<br />
整个网络能实现融合,只使用同一个或<br />
一组协议,那么网络将真正可以大幅提<br />
速。然而,Brebner 强调 , 一个网络之<br />
所以比其他网络先进,在很大程度上应<br />
归功于路由器使用的协议。运营商们是<br />
不会放弃这一竞争优势的。<br />
下一代有线网络将同时传输语音、<br />
互联网数据和视频流量。这个所谓的“三<br />
网合一”要求开发新的协议。而且,在<br />
运营商们争相希望自己能更高效更安全<br />
地传输这些数据的过程中,还不可避免<br />
地需要进行一系列改进和修改。<br />
正因为如此,能否及时修改硬件和<br />
功能就显得非常重要——使电信设备可<br />
以充分利用新协议的优势,并在此过程<br />
中为原始设备生产商带来极大的优势。<br />
许多公司尽量不在自己的通信系统中使<br />
用 ASIC 和 ASSP,因为这些 IC 只允许<br />
修改自己的软件。相反,FPGA 使您可<br />
以灵活地修改硬件,在软件域内测试软<br />
件功能,然后在 FPGA 中通过硬件实现<br />
算法,进而加快修改和测试速度。<br />
另外一些设备生产商希望 FPGA<br />
开始在路由器中发挥更重要的作用,将<br />
NPU 的功能集成到可编程的逻辑架构<br />
内。FPGA 厂商可能会成为采用新的 IC<br />
工艺的第一批硅元件开发商。这一点使<br />
他们可以尽享容量增加一倍的优势(正<br />
如摩尔定律规定的那样),在每个核中<br />
节约更多空间来实现其它功能。每一代<br />
新的 FPGA 推出时,客户更有可能在其<br />
中添加通常由 NPU 执行的功能。将转<br />
换和连接功能集成到同一个芯片上可以<br />
大大加快处理速度,降低总体材料费用,<br />
降低路由器的功耗,进而降低整个网络<br />
的运营开支。此外,由于 FPGA 允许对<br />
硬件和软件进行重新编程,而且可以在<br />
现场进行修改,所以网络设备生产商有<br />
望在设备使用的同时对其进行升级,甚<br />
至可以在设备运行的同时完成升级。<br />
随着 FPGA 迅速演进,变得更适<br />
合有线通信应用,网络设备设计人员开<br />
始在下一代路由器中更广泛地使用这些<br />
多功能器件。 新推出的每一代 FPGA<br />
技术都包含更多的高速收发器,以适应<br />
总体网络带宽不断增加的趋势,甚至在<br />
每个收发器的速度持续提高的情况下也<br />
是如此。例如,不久前推出的 Virtex-5<br />
TXT 器件(表 1)包含了 48 个速度为 6.5<br />
Gbps 的 RocketIO TM 多速率收发器。这<br />
些收发器使 Virtex-5 TXT 可以提供构建<br />
网络桥所需的 312 Gbps 的总带宽。<br />
表 1 – 赛灵思的 Serdes-heavy Virtex-5 TXT 为下一代有线通信设备开发商提供了一个<br />
可编程的创新平台。<br />
7
封面故事<br />
除了高速收发器外,每推出一代<br />
新的 FPGA 时,逻辑单元数大约会增<br />
加一倍——符合摩尔定律。这些增加的<br />
逻辑单元使设备生产商们可以在每个<br />
FPGA 中实现更多功能——甚至可能包<br />
括原先由 NPU 完成的功能。<br />
Brebner 表示,为每一代设备开发<br />
NPU ,或决定哪种 NPU 适合自己的工<br />
作是目前困扰设备生产商的最大问题之一。<br />
每推出一代新的路由器时,总会<br />
面对语音客户纷纷投入有线网络运营商的怀抱,导致<br />
收入不断萎缩的局面,电话公司迅速重整网络,试图开始提<br />
供多媒体业务。这一趋势大大推动了下一代宽带设备的增长。<br />
iSuppli 分析家 Steve Rago 表示 :“过去几年来,传统电<br />
话公司的客户迅速流失。每年的流失比例高达 4% 到 10%。”<br />
造成这一流失的原因有很多。Rago 说道 :“首先,很<br />
多人将移动电话用作唯一的电话(不使用固定电话)。第二<br />
个原因是,人们不再需要为上网或发送传真而安装第 2 条<br />
线路——有了宽带,您就不需要为上网而安装第 2 条线路。”<br />
此外,他还说道,有线多业务运营商(MSO)成功地夺走<br />
了传统的语音业务,他们与有线电视及互联网业务一同提<br />
供语音业务。去年第四季度,“仅美国一地,有线运营商的<br />
语音业务用户就增加了 100 万。”他还指出,全球各地都有<br />
这一趋势,即使在语音网络只有 10 来年历史的中国大陆也<br />
不例外。<br />
Rago 认为,电话公司的宽带业务收入不断增加 ;但<br />
这不足以抵消语音业务收入的损失。他表示:“最终结果是,<br />
他们的收入要么与以前持平,要么出现负增长,而这对华<br />
尔街来说可不是什么好事。如果电话公司不改变自己的业<br />
务模式,那么将注定走向灭亡——将来没有他们继续存在<br />
的必要。”<br />
与此同时,他们的有线网络竞争对手(MSO,多业务<br />
运营商)也不会迎来迅速的业务增长。Rago 说道,“实际上,<br />
他们的业务也会保持稳定,甚至减少,因为他们要面临卫<br />
星电视公司及电话公司的竞争。”<br />
为了恢复业务增长,全球各地的电话公司一致决定,<br />
在提供其它业务的同时,作为语音业务的增值业务开始提<br />
供视频业务,Rago 说道。需要特别强调的是,他们都将希<br />
望寄托在一种基于互联网的业务上 :时移电视。该业务使<br />
您可以在任何时候观看您想看的任何节目。Rago 说 :“您<br />
目前收看电视的模式将发生根本变化。与 MSO 相比,这<br />
8 赛灵思中国通讯 32 期<br />
诞生一批新公司,为这些路由器生产<br />
NPU。这一事实使上述选择变得更复杂<br />
困难。Brebner说:“NPU可能是市场<br />
上最动荡不定的一个领域。所有NPU都<br />
是针对不同的细分市场开发的,因此功<br />
能也各不相同。厂商的情况也是复杂多<br />
变:NPU设计公司时来时去,使思科系<br />
统这样的大厂商不得不自己开发NPU。<br />
然而,随着 FPGA 技术一代一代<br />
发展进步,客户更有望自己将 NPU 知<br />
宽带业务之战<br />
识产权(IP)集成到 FPGA 中。原始设<br />
备生产商们也可以利用这些器件可重新<br />
编程的优势。这样,收到使用不同协议<br />
的数据包时,FPGA 就可以迅速例化或<br />
实现一个最适合读取该数据的 NPU 架<br />
构,甚至对其进行安全检查,协商到达<br />
目的地的最快捷路径然后再转发出去。<br />
EDN 杂 志“FPGA Gurus” 网 站<br />
资深通信观察员兼协调员 Loring Wirbel<br />
说 道 :“ 过 去,FPGA 一 直 执 行 嵌 入<br />
是采用 IPTV 电视技术的电信公司拥有的重要优势之一。”<br />
此外,Rago 还谈到,电话公司决定效仿 MSO 目前采用的<br />
方法 :设法使用户为他们希望使用的业务付费,而不是根据每秒<br />
钟的比特流量收费。“您只为您实际使用的视频业务 [ 如 IPTV]、<br />
语音业务及其它业务付费—如果您希望使用更多业务,可能需要<br />
支付更多费用,”Rago 说。目前,大多数电话公司已经开始提供<br />
这些新业务,或计划不久后推出这种业务。<br />
数十亿美元的问题<br />
同时,MSO 将继续发力,吸引传统的语音业务用户来壮大<br />
多媒体用户队伍,而且很可能会推出自己的增值业务。<br />
但是,所有这些公司,不管是电话公司还是 MSO,面临的<br />
这个涉及数十亿美元的问题不光是如何实现业务增长,而是如何<br />
实现长期可持续增长。<br />
Rago 说,一个挑战是“铺设一个直通家庭的足够大的管道<br />
来提供所有这些新业务。”在全球范围内,DSL,尤其是 ADSL,<br />
仍是最重要的业务,“但是我们看到,宽带 DSL 和‘光纤入户’、‘光<br />
纤到大楼’和‘BDSL 到路边’业务在不断普及。在所有新业务中,<br />
‘光纤入户’现在名列第二,甚至超过了有线调制解调器业务。”<br />
当然,升级网络接入设备来支持所有这些新业务是实现所<br />
有这些目标的关键。他说道 :“我们翘首期盼,希望速度高达 30<br />
Mbps 到 100 Mbps 的网络设备面世。”时移电视和点播视频等新<br />
业务将在网络带宽方面带来很大的压力。Rago 还说道 :“这将大<br />
大推动远程和城域网领域的创新及技术突破。”最终,它会催生<br />
一系列高速数据用户器件,而这些器件将决定下一代业务的功能<br />
需求。<br />
的确,Rago 说道,“宽带业务之战”将催生多种新技术和业<br />
务,最终推动相关领域的创新。但是,最终谁会成为这场战争的<br />
胜利者?目前没有人能回答。<br />
若欲了解有关竞争格局的更多信息,请联系 iSuppli,获取<br />
有关个人用户通信的最新报告。—Mike Santarini
Quad<br />
2 x 5.15G 10G Mux<br />
PCB <br />
式 RISC 和控制平面的功能。而现在,<br />
FPGA 可以处理多种数据路径功能。因<br />
此,现在看来一个 FPGA 可以用作整个<br />
企业的集中设备(aggregation box)或<br />
大型交换中心内的刀片——具体取决于<br />
分区方式。因此,如果您正确地进行了<br />
分区,就不再需要协处理功能。网络处<br />
理器的消失会是一个漫长的过程,但这<br />
是确定无疑的,因为 FPGA 已开始逐步<br />
接替 NPU 的功能。”<br />
Wirbel 还强调,以前每当推出新一<br />
代设备时,NPU 有短暂的机会来推出专<br />
用的分组转发引擎。但似乎在一眨眼间,<br />
机会就消失了,因为 FPGA 已代替了这<br />
些引擎。<br />
10<br />
1<br />
2<br />
3<br />
10x "MLD" = 20 x 5.15G<br />
SFP ± 10g Phy<br />
SFP ± 10g Phy<br />
SFP ± 10g Phy<br />
SFP ± 10g Phy<br />
Wirbel 说 :“ 在 我 们 向 40G 和<br />
100G 网络演进的过程中,仅负责数据<br />
包转发的超高速引擎尚有一席之地,正<br />
如 在 1G 和 10G [ 技 术 ] 网 络 中 一 样。<br />
然而问题是,在您向更新的功能迁移时,<br />
NPU 的路会越来越窄。您甚至可能会彻<br />
底忽略 ASSP,直接采用 FPGA。每一<br />
代产品推出时,都有使用 ASSP 的短暂<br />
机会,但随着产品的不断更新,这种机<br />
会将越来越少——最终将彻底消失。”<br />
推动 FPGA 技术发展,助力有线通信<br />
今天,赛灵思公司最大的 Virtex-5<br />
TXT XC5VTX240T 器件包含 37,440 个<br />
2<br />
2<br />
2<br />
2<br />
100G<br />
MAC<br />
TM &<br />
PP @<br />
100G<br />
逻辑切片,总共 239,616 个逻辑单元。<br />
该架构为设计团队和 IP 厂商带来更多机<br />
会,他们可以采用当前最先进的 FPGA<br />
硅 元 件, 推 出 可 支 持 XAUI、RXAUI、<br />
Interlaken、Sonet、ODN 及 许 多 其 他<br />
有线标准的创新解决方案。<br />
例 如 , 赛 灵 思 与 S a r a n c e<br />
Technologies 公司密切合作,推出了业<br />
界第一款 100GE 媒体访问控制器——<br />
这是一种特性丰富、符合 IEEE 802.3ba<br />
标准的解决方案,通过 Virtex-5 FPGA<br />
实现(图2)。<br />
Sarance 在 2008 年中期宣布,其<br />
100GE MAC 解决方案已部署完毕并开<br />
始在第 1 级厂商硬件原型设备(采用<br />
了 2 套 Virtex-5 FXT FPGA、10 台 外<br />
部 10-Gbps 物理层器件和多种系统级接<br />
口)中运行。<br />
<br />
MAC<br />
由 新 型 Virtex-5 TXT FPGA 平 台<br />
支 持 的 100GE MAC-to-Interlaken 桥<br />
接解决方案是将多种功能压缩到单一<br />
FPGA 和 3 台外部 4 通道 Serdes(quad<br />
serdes)多路复用器中的低风险方法。<br />
在这种实现方法中,赛灵思的 64/66 和<br />
64/67 编码 / 解码设备被应用到 GTX 收<br />
发器中,从而在设计中节约了近五分之<br />
一的逻辑数和功耗。<br />
20-40 SERDES<br />
图2 –采用 Virtex-5 FPGA 实现的 Sarance Technologies 的 100GE MAC 解决方案<br />
Interlaken XAUI <br />
RXAUI <br />
<br />
2008 年 6 月, 电 信 业 巨 头<br />
Comcast 公司宣布,通过业内第一个<br />
100GE 路由器接口,它在费城和弗吉尼<br />
亚州 McLean 之间的现有骨干网基础设<br />
施中成功完成了 100GE 技术测试。该<br />
系 统 采 用 了 Sarance Technologies 公<br />
司的同一种高速以太网 IP 核(HSEC)。<br />
该 核 在 Virtex-5 TXT 目 前 支 持 的<br />
Virtex-5 FXT FPGA 上运行。<br />
这次测试之前,100GE 技术领域<br />
取得了一系列突破性进展。2006 年 11<br />
月,赛灵思 FPGA 被用于全世界第一次<br />
成功的 100GE 传输演示。这次演示是<br />
在 SC06 International Conference( 全<br />
球高性能计算、联网、存储和分析大会)<br />
上通过真实网络进行的。<br />
Finisar与Level 3 Communications、<br />
Internet2 及加利福气尼亚大学合作,在<br />
Santa Cruz 进行了一次成功演示。在位<br />
于佛罗里达州坦帕的演示地点和休斯顿<br />
之间往返(共 4000 英里)成功传输了<br />
100GE 流量。<br />
赛灵思 FPGA 以电的形式将所有<br />
10 路 信 号 发 送 到 10 台 10-Gbps XFP<br />
光收发器(由它们将这些信号转换为光<br />
信号)。从这里,信号被发送到 Infinera<br />
的 商 用 DTN Switched WDM 系 统。 然<br />
后再由该系统将它们转发到 Level 3 的<br />
网络。<br />
总之,FPGA 技术正在迅速发展。<br />
正如摩尔定律规定的那样,FPGA 帮助<br />
通信设备设计人员构建带宽更高的下一<br />
代网络。在不久的将来,网络设计人员<br />
会让 FPGA 在他们的设计中扮演更重要<br />
的角色。这个角色到底有多重要,不仅<br />
取决于硅元件,而且会受客户的硬件和<br />
软件工具的影响。赛灵思将不断进取,<br />
为有线通信市场开发创新的技术,通过<br />
新的可编程解决方案保持并进一步巩固<br />
自己的领先优势。<br />
2009 年春季刊<br />
封面故事<br />
9
题和瓶颈。很多公司正在实施各种计<br />
划(如赛灵思新推出的 LTE 上行链路通<br />
道解码器和 LTE 下行链路通道编码器<br />
LogiCOREs TM 等),希望在单一 IP 解决<br />
方案中纳入多种关键的第 1 层功能,进<br />
而消除 FPGA 普及道路上的种种障碍。<br />
硅技术的进步是推动无线通信取得<br />
成功的一个关键因素,因为它可以将更<br />
复杂的算法的应用范围从实验室扩大到<br />
实际产品中。这方面的一个例子是 3G<br />
网络中迭代 Turbo 纠错技术的采用。这<br />
是一种新技术,在 10 年内完成了从最<br />
初发现到最终商业推出的整个过程。创<br />
新步伐在继续加快。最值得注意的是,<br />
图1 –不断演进的基带处理需求带来的挑战<br />
图2 – 常见 LTE 系统中 FPGA 和 DSP 之间需要的数据速率<br />
空间维度(spatial dimension)通过多<br />
种多入多出(MIMO)天线技术被应用<br />
到无线通信网络中。<br />
然而,随着第 4 代空中接口的出<br />
现,压力不断增加,到了以 DSP 为中<br />
心的传统可编程通道卡架构难以应对的<br />
地步。FPGA 和 DSP 之间的传统划分<br />
受性能瓶颈的限制。这种限制的影响很<br />
大,因为它们之间需要传输的数据量非<br />
常大。<br />
那么,我们如何才能消除这种瓶<br />
颈?关键在于简化第 1 层系统架构,消<br />
除芯片间所有不必要的数据传输。这种<br />
2009 年春季刊<br />
无线通信精彩应用<br />
简化流程会带来一些问题——全部与基<br />
于数字信号处理器的架构的可扩展性有<br />
关。设计人员需要更强大的 Intellectual<br />
Property(IP)、软件和支持,帮助他们<br />
完成向第 1 层系统架构的迁移。在这种<br />
第 1 层系统架构中,大多数功能在可编<br />
程的硬件中实现而不是在 DSP 中实现。<br />
简化第 1 层设计<br />
让我们更深入地分析一下将 FPGA<br />
单纯用作协处理器时从 DSP 处理器上卸<br />
载 Turbo 解码功能所带来的问题。在一<br />
般的 LTE 基带设计(见图 2)中分析这<br />
种分区的有效性时,赛灵思的系统设计<br />
工程师们发现,通过 SRIO 连接在 DSP<br />
处理器和 FPGA 之间传输数据就会占用<br />
20% 以上的延迟和时序预算。令人震惊<br />
的是,这还不是最坏情况。如果加上使<br />
用更高调制方法(如 64-QAM )编码的<br />
混合数据,1/3 码率的 2 个 MIMO 代码<br />
字和 20-MHz 的 LTE 频带,这一比例很<br />
快会变得更高。<br />
一种应对办法是添加更大的“管<br />
道”,通过部署速度高达数千兆比特的<br />
收发信机连接来传输数据。以这种方式<br />
构建系统是完全可行的,但它会导致系<br />
统功耗的不必要增加,因为这种情况下<br />
需要相对高带宽的高速串行连接来传输<br />
数据,而且桥接功能是重复的,因此需<br />
要更多硬件资源。<br />
还有一种更理想的解决方案。通过<br />
将大部分第 1 层功能纳入到 FPGA 中,<br />
设计人员就可以避免这部分不必要的开<br />
销,用这些资源提高系统吞吐量,缩短<br />
延迟,同时降低功耗。功耗的降低这一<br />
项就可以直接提高可靠性,降低系统成<br />
本并节约运营成本。<br />
这种架构方法可以从根本上消除<br />
对 DSP 的需要——当然,如果希望的<br />
话也可以使用 DSP 来执行一些低速率<br />
的功能。利用这种分区方法,FPGA 就<br />
11
无线通信精彩应用<br />
可以实现完整的第 1 层基带功能,将媒<br />
体访问控制和 HARQ 处理等其它高层<br />
功能留给更经济高效的通用处理器或网<br />
络处理器完成——这些处理器可以处理<br />
额外的远程连接功能。通过将所有高性<br />
能、时间关键的功能集成到单一平台上,<br />
FPGA 可以有效地避开延迟和带宽限制;<br />
同时,分区也变成了一项简单得多的任<br />
务。<br />
迄今为止,阻碍我们采用这种方法<br />
的主要障碍是需要简化从最初的设计到<br />
硬件生产的整个流程。此外,对已经习<br />
惯 DSP 设计流程的设计人员来说,他<br />
们需要先进的 IP 和开发工具,帮助他们<br />
更容易地利用 FPGA 的强大功能,并在<br />
其中迅速高效地开发基带功能。<br />
赛 灵 思 的 LTE 上 行 链 路 通 道<br />
解 码 器 和 LTE 下 行 链 路 通 道 编 码 器<br />
LogiCOREs 可以消除这些障碍,因为<br />
它可以将多种关键的第 1 层功能集成到<br />
单一 IP 解决方案中,而这个解决方案<br />
可 以 通 过 <strong>Xilinx</strong> CORE Generator TM 工<br />
具的图形用户界面进行灵活定制。利用<br />
这种设计流程,FPGA 经验有限的工程<br />
师们就可以集中精力于更广泛的系统设<br />
计,从而大大减轻开发和集成工作量。<br />
未来发展方向<br />
更快速、低延迟的连接是 LTE 的一<br />
个关键要求,在第 4 代以后的未来系统<br />
中也将如此。随着这些以数据为中心的<br />
无线系统的演进,采用传统的 DSP 和<br />
FPGA 分区方法的许多公司将发现,在<br />
不同芯片间传输数据的开销高得难以接<br />
受。对于希望在产品设计中获得额外优<br />
势的设计人员来说,他们可以更轻松地<br />
使用基于 FPGA 的解决方案。摆脱传统<br />
系统设计方法束缚的设计人员将能够开<br />
发出先进的产品,远离那些将继续困扰<br />
竞争对手的性能问题和瓶颈。<br />
12 赛灵思中国通讯 32 期<br />
LogiCOREs内部<br />
赛灵思最近推出的LTE通道编码器和解码器LogiCOREs是专为3GPP rel8<br />
E-UTRA eNB基带处理设计的,符合3GPP TS 36.211 v8.2.0和TS 36.212 v8.2.0<br />
(2008-03)规范。它们将支持带宽高达20 MHz、采用普通(短)CP、64-QAM<br />
调制技术和两个MIMO代码字的不同配置。这两种产品都可以处理FDD和TDD帧<br />
结构,因此非常适合从TD-SCDMA标准演进而来的系统。<br />
这种编码器和解码器都作为独立的参数化IP块提供,可以通过Coregen软件<br />
工具轻松集成到客户的设计中。为了简化设计集成,赛灵思可以为它们提供全面<br />
的测试、模拟和C模型,帮助完成系统模拟。<br />
有关新的LogiCORES的更多详尽信息可从赛灵思IP中心(www.xilinx.com/<br />
ipcenter)获取。设计人员可以从Wireless End-Market网页(www.xilinx.com/esp/<br />
wireless)上查看更多无线参考设计和解决方案。<br />
赛灵思Virtex-6 FPGA开始发货<br />
高性能目标设计平台迎来芯片行业发展重要里程碑<br />
来自700多家客户的1,000个项目加入早期试用计划<br />
2009年4月1日,北京 ——全<br />
球可编程逻辑解决方案领导厂商赛<br />
灵思公司(<strong>Xilinx</strong>, Inc. (NASDAQ:<br />
XLNX))今天宣布其Virtex ® -6 FPGA<br />
开始发货。Virtex ® -6 FPGA是针对需<br />
要低功耗、高速连网能力和强大计算<br />
能力应用的可编程基础平台。Virtex-6<br />
产品系列基于40nm架构,采用高速<br />
串行收发器和功耗降低技术,是赛灵<br />
思公司和其选择的第三方供应商在各<br />
种应用市场为系统开发人员和设计师<br />
进行工具和IP资源开发的基础平台。<br />
这些应用市场涵盖通信、音/视频与广<br />
播、工业、测试测量、医疗和军事等<br />
领域。<br />
新的Virtex-6和低成本Spartan-6<br />
系列均于今年2月推出,能降低整体<br />
系统成本高达50%,减少整体功耗多<br />
达65%,并提供史无前例的760,000<br />
个逻辑单元,为业界提供最低的成<br />
本、最低的功耗、最高的密度、最<br />
高的性能和最大的带宽。与ASIC相<br />
比,上述性能显著降低片上系统开发<br />
的成本和风险,同时提供先进的IC生<br />
产技术所具有的高性能和低功耗水<br />
平,而这些正是设计师们所期望得到<br />
的。目前来自700多家客户的1,000个<br />
项目已经加入了Virtex-6与Spartan-6<br />
FPGA的早期试用计划(Early Access<br />
Program),两个系列的器件都已<br />
经交付到这些客户的手里。Virtex-6<br />
LX240T器件的工程样片目前已经按<br />
计划供货,两个平台系列的其余器件<br />
产品将于今年第3季度开始供货。<br />
“Virtex-6系列提供了我们所需<br />
要的高性能逻辑、高带宽I/O以及强大<br />
的DSP资源,满足了我们为军事和航<br />
空航天领域提供的大量计算密集系统<br />
的需求。” Curtiss Wright 公司副总<br />
裁兼总经理 Lynn Patterson 先生说,<br />
“这一令人激动的新FPGA系列可广<br />
泛应用于从基础通信到电子对抗,以<br />
及图像处理,并在帮助设计师们在提<br />
高整合水平以满足尺寸、重量和功耗要<br />
求的同时,把功率控制在预算之内。”
平凡外表隐藏下的内涵<br />
赛灵思提供了丰富的资源以简化设计<br />
准备工作<br />
作者:Barrie Timpe<br />
赛灵思公司南俄亥俄河谷<br />
现场应用工程师<br />
2009 年春季刊<br />
FAE讲堂<br />
设计人员承受着巨大的压力,需要在更短的时间内完成更多的任<br />
务。客户和设计管理人员常常想立刻就获得全部所需的东西。与此同<br />
时,随着新器件系列功能的不断增加,芯片变得越来越复杂。FPGA 不再是相对简单<br />
的逻辑块、环状 I/O 外设和中央时钟树阵列。由于密度不断增大,硬化硅资源(块存<br />
储器、DSP slice、高级 I/O 模块、千兆位收发器、PPC405/440 和类似产品)使可<br />
编程逻辑器件具备了功能强大和卓越性能的特性。<br />
21
FAE讲堂<br />
所有这些因素都会增加设计者的负<br />
担。幸运的是,赛灵思用户可以获得丰<br />
富的资源来降低设计难度和风险。但在<br />
压力巨大的开发周期内,很容易忽视某<br />
些重要的问题,让我们先从最基本的开<br />
始:技术文档。<br />
大量用户指南<br />
在前几代产品(如Virtex ® -II)中,<br />
数据手册通常会具体结合芯片功能,详<br />
细说明不同组件的功能和特性。然而,<br />
由于新产品系列复杂度的进一步提高,<br />
数据手册一般都仅仅介绍相关的直流及<br />
开关特性,而由用户指南来介绍这些器<br />
件的特性和功能。<br />
目前的旗舰产品 Virtex ® -5 FPGA<br />
拥有 12 本甚至更多的独立用户指南,<br />
分别针对用户关注的不同问题,包括配<br />
置、系统监控器、三模以太网 MAC、<br />
千兆位收发器、PCI Express 硬模块、<br />
封装/管脚、印刷电路板设计等等。成<br />
本优化的 Spartan ® -3 产品有两本用户<br />
指南,一本重点介绍芯片功能,另一本<br />
则重点介绍器件配置。第三本可选指<br />
南介绍 Spartan-3A DSP 器件所独有的<br />
DSP48A slice。<br />
用户指南往往是熟悉新器件系列的<br />
最佳着眼点。不要忽视书签索引和搜索<br />
功能,它们能够帮您迅速地找到感兴趣<br />
的部分。<br />
由于与数据手册出现偏差,勘误<br />
表则应运而生。这通常会牵涉到工程<br />
样片修改,但也可能影响生产阶段的<br />
器件修改。作为设计者,熟悉相应勘误<br />
表介绍的详细信息和相关注意事项是非<br />
常重要的,其中包括受影响的器件和鉴<br />
别这些器件的方法。勘误表公布在公司<br />
网站的客户公告页上;用户也可以通过<br />
“MySupport 提醒”接收电子邮件更<br />
新。密切关注勘误表是非常重要的,因<br />
为勘误表在产品寿命周期内可能会不断<br />
22 赛灵思中国通讯 32 期<br />
用户指南和原理图对于外设连接、<br />
电源参考或您希望融入最终产品设<br />
计的其他特性而言是很好的资源。<br />
更新。与此同时,赛灵思变更公告也详<br />
细介绍了器件供货情况、封装或测试地<br />
点、封装材料、修改后的技术规范和类<br />
似信息。<br />
应用指南<br />
赛灵思应用指南从实际设计的角<br />
度阐述了许多需要注意的问题。目前有<br />
1,000 多份这样的文档,还会定期公布<br />
新文档和不时地更新现有文档。可根据<br />
不同类别和标题查找是否有您当前或今<br />
后的设计所能利用的文档。许多应用指<br />
南还带有设计文档,如 RTL 源代码或<br />
约束文档。下面是一些最常见的应用指<br />
南:<br />
• X A P P 0 5 8 、 X A P P 4 2 4 和<br />
XAPP502 介绍了用于器件在线更新的<br />
技术<br />
• XAPP802 介绍了通过器件和存<br />
储器技术实现存储器连接的方法<br />
• XAPP1052 和 XAPP859 提供了<br />
Virtex-5 PCI Express 增强型模块核的<br />
DMA/ 发起方实例设计<br />
• XAPP485 和 XAPP486 介绍了<br />
Spartan- 3E LVDS 串行器/解串器设<br />
计。各种版本的设计均包含 Spartan-3A<br />
入门套件参考设计。<br />
• X A P P 8 6 6 、 X A P P 8 5 6 、<br />
XAPP873、XAPP855 和 XAPP860 介<br />
绍了 Virtex-5 LVDS 接口。<br />
• XAPP514 是音频/视频接口应用<br />
指南集。如需争对 Virtex-5 的最新版,<br />
请联系您的 FAE。<br />
应 用 指 南 能 提 供 非 常 有 用 的 信<br />
息——您常常知道怎么做,但却不知道<br />
从何处着手,或者只是没有考虑到某些<br />
事项。即使应用指南并不完全符合您的<br />
要求,它也可以为您提供参考或激发您<br />
的灵感。针对具体的设计要求,您可以<br />
借鉴应用指南并进行拓展。<br />
开发板<br />
开发板与套件是另一种重要资源。<br />
它们通常用在新器件系列设计周期的初<br />
始阶段,但也可以用在其他阶段。这些<br />
开发板与套件可作为评估项目可行性的<br />
平台。您可以将其用作硬件设计的初始<br />
开发平台,也可以用它们来熟悉入门设<br />
计和工具流程。不过,即使是在您对评<br />
估板没有明显需求的时候,它也非常有<br />
用。比如说,某些“入门”指南可以为<br />
常见任务提供帮助,如将设计下载到<br />
FPGA/PROM 上,生成设计或将设计加<br />
载到 System ACE TM CF 卡上。<br />
用户指南和原理图对于外设连接、<br />
电源参考或您希望融入最终产品设计的<br />
其他特性而言是很好的资源。它们通常<br />
带有参考设计,可以让设计者提高IP利<br />
用率、配置灵活性等。<br />
对 参 考 设 计 进 行 仔 细 审 核 可 给<br />
实际设计带来助益良多。例如 EDK<br />
TFT 控制器、互斥体和邮箱内核首先<br />
应用于 Virtex-4 参考设计(ML405和<br />
ML410),然后才应用于嵌入式开发套<br />
件。<br />
设计师还可参考其他用户指南、<br />
特性报告和白皮书等。对于技能生疏的
用户而言,可参考可编程逻辑快速入门<br />
指南( ug500.pdf )。赛灵思设计工具<br />
(例如 ISE、EDK、AccelDSP TM 和系<br />
统发生器)还包括多个示例设计或带安<br />
装说明的指南。不过,没有什么能够代<br />
替实际经验,现有的资料只是为刚入门<br />
用户提供一个框架,便于他们了解工具<br />
使用流程和选项。<br />
我们还建议参考所需工具和 IP 的<br />
版本说明和问答记录。在赛灵思网站输<br />
入相应的搜索条件(例如适用于我们的<br />
存储器接口生成器工具的“MIG v2.3”<br />
或“MIG 版本说明”),即可获得已<br />
知问题的相关回答记录、问题和建议。<br />
许多有用的“索引”回答记录可提供简<br />
要信息(搜索“主要答案”)。当然,<br />
一切事物都不是静止不变的,尤其是<br />
技术。因此,即使我们熟悉了设计所需<br />
的资料,这些资料也会因为增加新的文<br />
档以及对现有文档的更新而不断发生变<br />
化。但您不必为了获得最新信息而全面<br />
搜索赛灵思公共网站。<br />
有一种方便的机制可通知用户相关<br />
变化。MySupport Alerts 就像一个基于<br />
网络的“diff”实用程序,可通知您重<br />
要的变化信息。如果您在赛灵思网站注<br />
册、登录并更新您的个人资料,确认希<br />
望收到警示信息。网站就会根据警示类<br />
别、器件系列、开发板/套件和 IP 提供<br />
相应的变化信息。当网站公布最新信息<br />
后,您将收到一封电子邮件,包含变化<br />
列表、URL 和变化概况。您可查找具体<br />
文档,这些文档都具备版本记录。赛灵<br />
思通常每周发送一批警示信息。<br />
轻点鼠标<br />
赛灵思用户社区论坛是一个基于网<br />
络的有关赛灵思芯片、工具和设计的创<br />
意与问题交流平台。自 2007 年 7 月创立<br />
以来,该论坛已拥有超过 6,500 名注册用<br />
户,同时吸引了更多“潜水”读者。<br />
这是一种强大、易用的资源,按<br />
照功能区域进行分类。这不是产品或<br />
服 务 的 广 告 宣 传 场 所 , 也 不 能 代 替<br />
闭环技术支持(如接收赛灵思客户应<br />
用工程师提供正式技术支持的 <strong>Xilinx</strong><br />
WebCases)。尽管有许多赛灵思员工<br />
浏览这些论坛并积极参与交流(常常在<br />
下班后),但不能保证您获得所需的答<br />
案。但如果您遵循一些基本准则,就可<br />
提高论坛的实用性。<br />
第一个小贴士是在发布问题前阅读<br />
简介材料和用户指南。设计师只需阅读<br />
有关文档即可获得许多已发布过的问题<br />
的答案。此外,先搜索,再发布。此前<br />
可能已经存在类似的问题。另外,提供<br />
适当的相关信息,以便别人为您提供帮<br />
助。您的设计纲要、采用什么工具和 IP<br />
及具体的故障信息要远远比简单的“这<br />
不起作用”更有效。换言之,就是使您<br />
的问题更加具体;含糊的问题是很难解<br />
答的。<br />
“期待某个示例与您的开发板具<br />
体配置完全一致,通常是不切实际的。<br />
多数情况下,答案只是为您指出一个正<br />
确的方向,需要您针对具体应用场景<br />
解决相应问题。要实际一点,不要期<br />
望某人代您完成功课或作业,或下载您<br />
的设计,检查大量代码,找出不起眼的<br />
bug。在适当的论坛发布信息,不要在<br />
多个论坛交叉发布相同的问题。如果您<br />
要转换主题,请重新发贴,不要和现有<br />
问题混在一起。确保发布的问题简洁明<br />
了,除非迫不得已,没有人愿意下载一<br />
份 word 文档或设计文档。此外,如果<br />
某人的解答对您大有裨益,请表示“感<br />
谢”。<br />
更重要的是,发布您自己的见解,<br />
与大家分享您的成功。发布后续的解决<br />
方案帮助其他面临同样问题的人。这样<br />
使论坛成为社区理念共享平台——而不<br />
只是一个帮助热线。<br />
2009 年春季刊<br />
FAE讲堂<br />
大家在网站上所熟知的 ESR(Eric<br />
Steven Raymond)是开源倡导者和代<br />
言人,他在其“如何睿智地提问(How<br />
to Ask Questions the Smart Way)”一<br />
文中阐述了一些有用的准则。尽管他的<br />
建议最初是针对 usenet 和 IRC 讨论提<br />
出的,但这些内容也适用于网络论坛。<br />
警告:某些读者可能会认为网站上的某<br />
些内容在政治上反动。赛灵思公司在此<br />
郑重声明并不认可这些内容。<br />
免费软件<br />
A D E P T 代 表 “ A d v a n c e d<br />
Debugging/Editing/Planning Tool(高<br />
级调试/编辑/规划工具)”,是一款免<br />
费应用软件,由于具备多种功能和易用<br />
特点,受到大批用户和赛灵思技术人<br />
员的追捧。赛灵思公司没有正式发布<br />
ADEPT,也不为 ADEPT 提供支持。<br />
由赛灵思战略应用工程师 Jim Wu<br />
开发的 ADEPT 经常更新,以满足新<br />
的功能要求和支持发布的 ISE 升级版<br />
本。用户必须安装 ISE Foundation 或<br />
WebPACK TM ,原因是 ADEPT 只有通过<br />
这些数据库才能实现功能。<br />
ADEPT 支持 Virtex-4、Virtex-5 和<br />
Spartan-3 Generation 器件。它可提供<br />
有关外形尺寸、时钟资源、收发位置<br />
和属性以及时钟偏移等方面的重要见<br />
解,还可提供有关设计的有用信息,包<br />
括逻辑分层利用和控制设备使用情况。<br />
ADEPT 可帮助生成 Orcad 和 Viewlogic<br />
(现为Mentor)格式示意符号,这些符<br />
号尤其适用于接近 2,000 个引脚的大型<br />
封装。下载 Zip 文档后,只需提取 Zip<br />
文档,设置其指定位置的环境变量,即<br />
可轻而易举地安装这种 32 位 Windows<br />
应用。典型用法如下:<br />
• 启动应用程序<br />
• 从顶部子窗口选择适当的系列、<br />
器件和封装<br />
23
FAE讲堂<br />
隐藏的珍宝:PicoBlaze IP<br />
PicoBlaze 8 位定序器有点像车库中隐藏在轿车和小型货车后面的自行车。尽管功能和目标应用不同,但根据所去的<br />
目的地和所携带的行李,这种技术也是值得考虑的重要资源。<br />
PicoBlaze 是赛灵思英国的 Ken Chapman 开发的 8 位可编程定序器系列的营销名称。最新型号 kcpsm3 的目标应用<br />
是 Spartan-3 Generation、Virtex-4 和(非正式)Virtex-5 FPGA。还有其他型号 PicoBlaze(Virtex/Spartan-II、Virtex-II<br />
和 CoolRunner-II)。虽然在特性和支持的目标器件系列方面略有不同,但它们都拥有相同的血统,有着许多相同点和共<br />
同的设计理念。<br />
事实上,PicoBlaze 通常并不是大力促销的重点。它已经出现有一段时间了,但其功能常常被功能更强的 MicroBlaze<br />
和 PowerPC(赛灵思 32 位嵌入式处理产品)的性能和灵活性所掩盖。然而,即使对于采用 MicroBlaze 或 PowerPC 的<br />
设计而言,PicoBlaze 也是某些具体设计领域的天然补充。<br />
就技术上而言,PicoBlaze 是一个完整的 8 位微控<br />
制器。然而,这种产品名称通常预示提供集成的图形开发<br />
环境和 C 编译器。尽管第三方提供这些适用于 PicoBlaze<br />
的工具,但它们不是参考设计的组成部分,赛灵思也不<br />
支持这些工具。“可编程定序器”是大多数工程师对<br />
PicoBlaze 的看法。<br />
PicoBlaze/kcpsm3 由 ALU、程序计数器栈(适用于<br />
嵌套子程序)、16 个 8 位寄存器、64 字节暂存器、程序<br />
计数器和控制器以及中断支持电路构成。通过汇编语言<br />
控制定序器,汇编程序(可运行于 32 位 Windows 操作系统的 kcpsm3.exe)能够生成定序器实例化和 RAM 块初始化的<br />
RTL 网表。设计文件包括一个 HDL 实例、网表(适用于示意性流程图)、UART 和FIFO、测试平台和 JTAG 引导程序。<br />
该文档还包括带报警时钟设计实例的详细用户手册。Spartan-3E 和 Spartan-3A 入门套件参考设计包含更多内容。系统发<br />
生器还支持 PicoBlaze。<br />
图2 PicoBlaze 接口连接<br />
24 赛灵思中国通讯 32 期<br />
作为嵌入式定序器,该器件非常适用于控制灵活性快速超过传统 HDL 表达<br />
的应用。PicoBlaze 是一个可编程状态机,其实用特性包括固定资源占用率(一<br />
个18KB BRAM 和 96 个 Spartan-3 逻辑片)和每条指令确定的两个时钟执行周<br />
期。PicoBlaze 采用 8 位微控制器执行您期望找到的指令,包括位操作(比较、<br />
添加、减去、旋转/转移、测试)、数据移动和程序执行(调用、跳转、返回)。<br />
PicoBlaze 包括一个 256 路输入和 256 路输出的 I/O 空间,具备 8 位地址、<br />
8 位数据输入和 8 位数据总线。由于PicoBlaze 嵌入在 FPGA 内,因此该 I/O 端<br />
口是连接 FPGA 和外设组件的其他逻辑的主要接口。一个通用应用程序用于连接<br />
用户 I/O,包括 LED(PWM)、2x16 个字符的 LCD、开关输入、旋转编码器或键盘扫描仪等。它也非常适用于低速通信<br />
接口,例如串口、SPI 和 I 2 C。<br />
其他连接示例包括 Maxim/Dallas DS2432 安全 EEPROM。还可以将 PicoBlaze 作为适用于 MicroBlaze 软处理器的<br />
智能协处理器连接快速单工链路。您可以将 PicoBlaze 用于基本计算,例如适用于音频合成器的 ADSR(起音、衰减、延<br />
音、释音)包络。<br />
总之,PicoBlaze 定序器是对适用于 FPGA 的传统 HDL 设计功能的有益补充。PicoBlaze 使用指南(ug129.pdf)<br />
为平衡传统 FPGA 设计提供指南;在分解大型设计、决定特定功能或逻辑块的适用技术时,它可成为一种有用的资源。<br />
PicoBlaze 下载网页(www.xilinx.com/picoblaze)是理想的起始点。— Barrie Timpe<br />
图1: PicoBlaze 嵌入式微控制器框图
期望<br />
赛灵思支持网络:我们的成功就是您的成功<br />
一流的支持人员以及与客户的长期合作关系将使一切大为不同<br />
作者:<br />
Bruce Kleinman<br />
赛灵思公司技术销<br />
售副总裁<br />
bruce.kleinman@<br />
xilinx.com<br />
在赛灵思工作多年之后,我逐渐认<br />
识到工作的真正价值来自于与客户的开<br />
放式沟通和出色的合作。在公司发展历<br />
程中,赛灵思已投入巨资建立广泛的客<br />
户支持网络,不仅为其配备了出色的应<br />
用工程师和技术支持团队,还融入了充<br />
满激情乐于为客户解决难题的人员。<br />
我十分尊敬技术销售与支持网络中<br />
辛苦工作的员工,敬佩他们的能力。大<br />
家可能会觉得为来自世界各地的经验水<br />
平参差不齐、目标应用截然不同的客户<br />
解决难题,是件难以应付的工作。但我<br />
可以自豪地说,赛灵思的 400 多名技术<br />
销售与支持人员个个出类拔萃,勇于迎<br />
接新的挑战。我们许多现场应用工程师<br />
拥有 10 年至 15 年的从业经验,但依然<br />
热情不减,乐于为客户解决难题。<br />
此外,他们在为我们的工具、IP 和<br />
FPG 芯片开发团队提供建设性反馈意见<br />
方面也发挥了至关重要的作用,例如下<br />
一代 FPGA 平台应该融入哪些特性。有<br />
时,这些反馈意见也许并没有被很好地<br />
采纳;但通常情况下,它可使我们的工<br />
具、IP 和芯片开发人员密切结合实际情<br />
况,以便更快速地解决出现的问题,同<br />
时将吸取的教训融入下一代产品之中。<br />
当然,在推出这些特性的当日就能<br />
使所有客户对全部设计技术、工具、方<br />
28 赛灵思中国通讯 32 期<br />
法和硅片特性了如指掌是再好不过的。<br />
对于某些客户而言,也许可以做到这一<br />
点,但由于赛灵思仍然致力于提供最先<br />
进的 FPGA 平台,因此设计变得越来越<br />
复杂,FPGA 平台正逐步适应越来越多<br />
的应用。如今,我们赛灵思的技术销售<br />
和支持人员不仅是 FPGA 方面的专家,<br />
也是 FPGA 目标应用方面的专家,例如<br />
有线和无线通信、航空和国防、汽车、<br />
工业、科技与医疗等领域的应用。<br />
此外,近几年来,我们看到赛灵思<br />
的用户群在不断的扩大,超出了传统硬<br />
件工程师的范围。我们每年都可以看到<br />
有越来越多的嵌入式软件工程师、DSP<br />
算法开发人员和系统设计师使用我们的<br />
器件。<br />
通常用户群的增加会使公司面临更<br />
多挑战,但赛灵思的支持人员致力于解<br />
决用户在创新过程中所遇到的问题,使<br />
产品能够迅速推向市场。事实上,除了<br />
我们的现场应用工程师,我们还拥有全<br />
球技术支持团队,他们工作在第一线,<br />
及时帮助您解决问题或向您指明有助于<br />
解决问题的资料。如果问题特别难解<br />
决,他们将派最出色的专家来帮助您。<br />
有些客户可能是刚毕业的大学生,<br />
也有些客户可能是从 ASIC 转向 FPGA<br />
技术。还有一些可能是嵌入式软件设计<br />
师或 DSP 程序员,他们希望开发出超<br />
先进嵌入式系统或采用 FPGA 超先进的<br />
DSP 功能。对于这些客户,我们全年开<br />
设培训课程,同时创建了一个培训合作<br />
伙伴网络。<br />
对于需要额外专业技术才能顺利完<br />
成项目的公司,我们组建了由具备多种<br />
应用知识、经验丰富的工程师组成的技<br />
术服务团队。<br />
采用先进的 FPGA 进行设计决不轻<br />
松,但也不应令人畏惧。赛灵思意识到<br />
我们的成功与您息息相关。赛灵思以及<br />
我们遍布全球的支持网络致力于帮助您<br />
取得成功。
赛灵思新版视频入门套件加快视频开发速度<br />
2009 年春季刊<br />
技术长廊<br />
新版 XtremeDSP 视频入门套件(Video Starter Kit)Spartan-3A DSP FPGA Edition 2 为复杂的高清晰系统提供了高性能开发平台。<br />
作者 ■ Joe Mallett 高级产品线经理赛灵思公司(<strong>Xilinx</strong>, Inc.)jmallett@xilinx.com<br />
视频行业正逐渐向更为复杂和综合的处理解决方案方向发展,而要求苛刻的下一代视频压缩标准对视频系统性能的要求<br />
也超出了标准 DSP 所能够提供的性能。因此,很自然地,许多设计先进视频设备的企业转向了 FPGA 平台。 特别是许多企<br />
业开始选用了在军用、汽车、医疗、消费、工业和安全应用中获得了广泛应用的<strong>Xilinx</strong> ® Spartan ® -3A DSP。这一解决方案能<br />
够以不到 30 美元的成本提供高于 20 GMACs 的 DSP 性能。<br />
除了高性能以外,这一 FPGA 综合解决方案还可支持 DSP,并通过在系统中使用 MicroBlaze TM 处理器来支持嵌入式处<br />
理。这些特性为特殊的细分市场提供了 OS 支持和驱动。<br />
用 Virtex-5 设计创新的可重配置加固型 PC<br />
RMT 公司 SwitchBack 在 PC 设计中采用了 <strong>Xilinx</strong> Virtex-5 FPGA , 用户可以现场定制其功能并实现快速升级。<br />
作者 ■ Shane Lewis 技术开发总监 RMT, Inc.slewis@ropermobile.com<br />
美国军方以及矿产、运输、仓储、物流和公共安全等行业中的企业对个人计算机的要求都非常苛刻。首要的是,他们要<br />
求所使用的 PC 必须是加固的,能够容忍物理上的极端情况,包括高热、酷寒、高湿,甚至浸水。同时,他们要求加固 PC<br />
的计算能力,使其能够与最新的商用 PC 相媲美,同时在安全性和全球通信能力方面甚至还要超过商用 PC。需要这种加固<br />
PC 的客户同时还需要非常专业的外设来完成极其关键的任务。但直到最近,这些用户仍然不得不使用标准的通用 PC 产品,<br />
而通常这些产品不能完全满足他们的要求。<br />
计算机接口使19世纪管风琴自行弹奏<br />
苏格兰爱丁堡的一群工程师如何利用赛灵思 Spartan-3E 入门套件创造出机器人管风琴手<br />
作者 ■ Gareth Edwards 赛灵思公司设计经理 gareth.edwards@xilinx.com<br />
精英工具<br />
来自赛灵思合作伙伴的新闻和最新产品<br />
作者 ■ Mike Santarini 赛灵思公司 Xcell Journal 杂志出版人 mike.santarini@xilinx.com<br />
全文刊登在www.xilinx.com/cn/xcell32<br />
正如许多新奇的创造一样,这一切都始于酒吧里的一次谈话。“您知道楼上森林咖啡屋里的管风琴吗?”“知道。”<br />
“我们应该创造一个机器人管风琴手来演奏它。”“当然,我们应该这样做!”一次漫不经心的交谈促使我们着手开展<br />
“WaldflÖte 项目”。<br />
我的日常工作是担任赛灵思苏格兰公司IP部门的设计经理,但在业余时间,我是“dorkbot”这个非正式组织的一分子,<br />
该组织旨在推进工程科学界与艺术界之间的草根协作;活动口号是“用电做离奇的事情”。我属于爱丁堡地区的 dorkbot(可<br />
以称作“dorkbot alba”或“dorkbot Edinburgh”,主要取决于您对谁讲)。<br />
由Omiino首创、运行在赛灵思FPGA上的“虚拟ASSP”业务模式<br />
全文刊登在www.xilinx.com/cn/xcell32<br />
全文刊登在www.xilinx.com/cn/xcell32<br />
Omiino 是一家位于北爱尔兰贝尔法斯特的新兴企业,致力于通过创新型业务模式,用基于 FPGA 的设计取代载波光<br />
传输市场中的 ASSP。在“虚拟 ASSP”业务模式下,Omiino 将向客户提供以完整 FPGA 网表形式存在的全芯片设计,<br />
这些FPGA 网表可以在赛灵思各种 Spartan ® -3 和 Virtex ® -5中得以实现,因此能够替代 ASSP 且成本更加优化。由来自一<br />
线设备和 ASSP 生产商的 10 名业内人士于 2007 年成立的这家公司目前提供完全的 Ethernet-over-Sonet/SDH 设备。其<br />
2009 年发展计划是推出 10G、40G 和更高速度的 Sonet/Ethernet-over-OTN 成帧器。“FPGA 的功能已足以取代板上的<br />
ASSP,”Omiino 公司 CEO Gary Hamilton 表示,“光传输市场的一级和二级设备厂商都在这样做,或正在考虑这样做,主<br />
要是因为他们以及ASSP 厂商在成本高昂的 65 纳米 ASCI 和 ASSP 设计领域处于苦苦挣扎的境地。FPGA 还可带来更快的设<br />
计周期,并且能现场升级,这在当今这个标准迅速更新的时代拥有巨大价值。”<br />
全文刊登在www.xilinx.com/cn/xcell32<br />
29