àâòîðåô Èâ 07_02 - Kharkiv National University of Radio Electronics

More documents

Recommendations

Info

12 аналізується, що важливіше: 1) час – тоді виконується ремонт розглянутого блоку з несправністю; 2) гроші – здійснюється перехід вниз, для уточнення місця дефекту, оскільки заміна більш дрібного блоку істотно зменшує вартість ремонту. Якщо хоча б одна координата отриманого вектора xor-суми rs rs дорівнює одиниці B j ⊕ A = 1, то виконується перехід до аналізу наступного стовпця матриці. При нульових значеннях всіх координат вектора (асерційних) моніторів A 0 rs = , фіксується справний стан усього виробу. Якщо в розглянутій таблиці зафіксовано всі векторні xor-суми, які не rs rs дорівнюють нулю B j ⊕ A = 1, то корегуванню підлягає тест, побудований для перевірки даної функціональності. У четвертому розділі пропонується удосконалена модель логічного асоціативного мультипроцесора, яка відрізняється обмеженою системою команд для вбудованого сервісного обслуговування функціональностей цифрових систем на кристалах. Логічний асоціативний мультипроцесор (ЛАМП) – це ефективна мережа процесорів, яка обробляє дані і забезпечує обмін інформацією між компонентами мережі в процесі вирішення задач. Основне призначення ЛАМП – отримання Рис. 6. Макроархітектура мультипроцесора та інтерфейс квазіоптимального рішення в задачі пошуку і (або) розпізнавання з викорис- танням компонентів архітектури, орієнтованих на виконання векторних n логічних операцій: P( m, A) = minQi ( m ∆ Ai), m = { ma, mb, mc, md}. Інтерфейс i= 1 системи, який відповідає зазначеному функціоналу, наведено на рис. 6. Всі компоненти { A, ma , mb , mc , md} можуть бути як вхідними, так і вихідними. Двонаправлена деталізація інтерфейсу пов'язана з інваріантністю відношення всіх змінних, векторів, А-матриці і компонентів до входів і (або) виходів архітектури. Компоненти або регістри m = ( ma , mb , mc , md ) використовуються для отримання рішення у вигляді буферних, вхідних і вихідних векторів, а також для ідентифікації оцінки якості виконання вхідного запиту. Один з можливих варіантів архітектури ЛАМП представлено на рис. 7. Основним компонентом є матриця P = [ Pij ], card( 4× 4) , що містить 16 вектор-процесорів, кожний з яких
призначений для виконання п'яти логічних векторних операцій над пам'яттю даних, представленою у вигляді таблиці розмірністю A = card ( m × n) . Пам’ять Пам команд Мультипроцесор Логічний процесор (LP) (рис (рис. 8) виконує п'ять п ять операцій (and, or Пам’ять Пам даних not, xor, s1 s1с), які є базовими для створення алгоритмів і процедур Блок керування інформаційного пошуку Рис. Рис 7. Архітектура тектура ЛАМП і структура секвенсора й оцінювання рішення. Модуль LP має мультиплексор мультиплексор, що комутує один з пп'яти операндів з вибраним логічним векторним оператором. оператором Сформований результат через мультиплексор (елемент елемент or) заноситься в один з чотирьох операндів, операндів який визначається відповідною Логічний Пристрій керування адресою. адресою Особливості реалізації логічного процесора полягають процесор Рис. 8. Структура блоку логічних обчислень у наявності трьох бінарних (and, or, xor) і двох унарних (not, slc) операцій. операцій Для підвищення ефективності роботи логічного пристрою вводяться два елементи з пустою ою операцією операцією. Всі операції в LP – регістрові або регістрово строво-матричні. матричні Останні призначені для аналізу вектор-рядків рядків таблиці при використанні вхідного m-вектора вектора як запиту для точного пошуку інформації інформації. Реалізація всіх векторних операцій блоку логічних обчислень, які виконуються з тактовою частотою 100 МГц, ц, для одного пристрою послідовного керування ерування в середовищі Verilog з подальшою післясинтезною реалізацією в кристалі програмованої логіки Virtex 4, Xilinx містить 2400 еквівалентних вентилів вентилів. Технологічна модель убудованого діагностування та ремонту компонентів (рис. 9) ) передбачає: 1. Тестування модуля (Unit Under Test –UUT) з використанням еталонної моделі (Model Under Test – MUT) для формування вектора експериментальної Інтерфейс Рис. 9. Модель тестування і ремонту компонентів Інфраструктура сервісного обслуговування 13 перевірки m a , розмірність якого відповідає кількості тестових наборів наборів. 2. Пошук дефектів на основі аналізу таблиці несправностей A.
Page 1 and 2: МІНІСТЕРСТВО ОСВІТ
Page 3 and 4: 1 ЗАГАЛЬНА ХАРАКТЕР
Page 5 and 6: 3 2. Моделей вбудова
Page 7 and 8: 5 стандарту граничн
Page 9 and 10: Тут Pj ∈ P , ∆ = { and, or,
Page 11 and 12: X1 0 0 1 1 X1 0 0 1 1 X2 0 1 0 1 X2
Page 13: 11 рівень деталізац
Page 17 and 18: 15 мультипроцесора,
Page 19 and 20: 17 «Повышение качес
Page 21 and 22: 19 архитектуры муль

àâòîðåô Èâ 07_02 - Kharkiv National University of Radio Electronics

Create successful ePaper yourself

Delete template?

Save as template?