VHDL-Grundlagen - Eingebettete Systeme - Goethe-Universität
VHDL-Grundlagen - Eingebettete Systeme - Goethe-Universität
VHDL-Grundlagen - Eingebettete Systeme - Goethe-Universität
Erfolgreiche ePaper selbst erstellen
Machen Sie aus Ihren PDF Publikationen ein blätterbares Flipbook mit unserer einzigartigen Google optimierten e-Paper Software.
3 <strong>VHDL</strong> 14<br />
.<br />
.<br />
end Test NAND ;<br />
Wenn das Design die Bereitstellung multipler Architekturen für Entities vorsieht , d.h. eine<br />
Entity besitzt mehrere Architekturen, dann ist es notwendig, dass für jede instanziierte Komponente<br />
die zu verwendende Architektur angegeben wird. Wird keine Architektur angegeben,<br />
so wird der Compiler stets die Architektur als Default ansehen, welche im Programmcode<br />
sequenziell an letzter Stelle steht.<br />
3.5 Das gesamte Projekt<br />
Unser erstes NAND-Simulationsprojekt besteht nun aus zwei Teilen:<br />
• Entity und Architektur<br />
• Simulationsumgebung SimBox mit Stimuli und Konfiguration<br />
−− D e k l a r a t i o n und Implementierung der NAND−E n t i t y<br />
Library IEEE ;<br />
use IEEE . s t d l o g i c 1 1 6 4 . a l l ;<br />
entity NAND gate i s<br />
port (<br />
a , b : in STD LOGIC ;<br />
c : out STD LOGIC<br />
) ;<br />
end NAND gate ;<br />
architecture dataflow of NAND gate i s<br />
begin<br />
c