Witold Komorowski dr inż

More documents

Recommendations

Info

Działanie procesora VLIW Kod źródłowy Kompilator Kod równoległy Procesor Programowe (statyczne) zrównoleglenie kodu Witold Komorowski: RISC
Realizacja techniki EPIC (Explicitly Parallel Instruction Computing) Procesor Itanium (IA-64) • „Wiązka” trzech 41-bitowych rozkazów RISC • 128 rejestrów stp. 64-bitowych • 128 rejestrów zmp. 82-bitowych • Obszar 2 64 adresów (16 EB) • 22 jednostki funkcyjne • potok 8-stopniowy Itanium2, 2002 Witold Komorowski: RISC
Page 1 and 2: Witold Komorowski: RISC Witold Komo
Page 3 and 4: RISC koncepcja architektury i organ
Page 5 and 6: Problemy projektantów Realizacja t
Page 7 and 8: Wymagania użytkownika Wydajność
Page 9 and 10: Czynniki wpływające na wydajnoś
Page 11 and 12: Cykl rozkazowy Pobranie rozkazu z p
Page 13 and 14: Cykl rozkazowy von Neumann’s bott
Page 15 and 16: Możliwości przyspieszenia sekwenc
Page 17 and 18: Pamięć buforowa (cache) Cache Mai
Page 19 and 20: Potok rozkazów (pipeline) 1. rozka
Page 21 and 22: Potok wielostopniowy Czas cyklu 1.
Page 23 and 24: Koncepcja RISC (Reduced Instruction
Page 25 and 26: CISC vs RISC Architektura Liczba r
Page 27 and 28: Potok 5-stopniowy I cache D cache L
Page 29 and 30: Zakłócenia potoku Konflikt zasob
Page 31 and 32: Rozwiązanie konfliktu zasobów Pam
Page 33 and 34: Rozwiązanie konfliktu danych (niee
Page 35 and 36: Konflikt sterowania 1. IF ID EX MA
Page 37 and 38: Skoki opóźnione Każdy rozkaz sko
Page 39 and 40: Algorytm predykcji Nieefektywny Bę
Page 41 and 42: Procesory superskalarne i przetwarz
Page 43: Koncepcja VLIW (Very Long Instructi
Page 47 and 48: Tanenbaum, A.: * Strukturalna organ

Witold Komorowski dr inż

Create successful ePaper yourself

Delete template?

Save as template?