Metodología para la temporización en sistemas lógicos secuenciales.

More documents

Recommendations

Info

Figura 8. Temporizador con retardo a la activación-desactivación. Al negar la señal de entrada y al aplicarse al monoestable se producen otros tres comportamientos más de los temporizadores, de la misma forma se niega la salida y se obtienen tres comportamientos más de temporizadores, en total se obtiene el diseño de nueve comportamientos diferentes de los temporizadores, se generan así nueve graficas de temporizadores, al realizar la comparación entre sí de las nueve graficas se observan las siguientes formas de onda idénticas, , (Ecuación 7) Figura 8. Retardo a la desactivación salida negada, simulación con Multisim. , (Ecuación 8) Figura 9. Retardo a la activación, entrada y salida negada, simulación con Multisim.
La implementación de un temporizador que responda a la activación-desactivación (tad), se logra conectando en serie, con secuencia indiferente uno que responda a la activación (ta), con otro en cascada que se active a la desactivación (td), por otro lado en la ecuación 8 se observa que un temporizador a la activación se logra implementar con uno que produzca las mismas formas de onda a la desactivación, en fin, el resultado es que con un solo temporizador de obtienen los resultados de los nueve temporizadores diferentes. , (Ecuación 9) 2.1 APLICACIONES EN EL QUE INTERVIENE EL TIEMPO. Se dispone de tres salidas R0, R1 y R2 para realizar una maniobra automática, según las condiciones siguientes: Primera condición; Al pulsar una señal de mando se produce la salida R0, al mismo tiempo también se activa la salida R1. Segunda condición; 10 segundos después de desactivarse R1, se activa R2, R0 permanece activado. Tercera condición; Como medida de seguridad y con objeto de que las salidas R1 y R2 no se activen en forma simultánea las funciones R1 y R2 se bloquean entre sí. Cuarta condición; Mediante un pulsador de paro P, el sistema desconecta sus salidas en cualquier momento. Solución: Primera condición: R0 ← (M + R0) (Ecuación 10) R1 ← ( M + R0) (Ecuación 11) Segunda condición: R1 ← [ R1 ta ]’10 ( M + R0 ) (Ecuación 12) R2 ← ( [ R1 ta ] 10 + R2 ) (Ecuación 13) Tercera condición: R1 ← R2 ’ [ R1 ta ]’10 ( M + R0 ) (Ecuación 14) R2 ← R1 ‘ ( [ R1 ta ] 10 + R2 ) (Ecuación 15) Cuarta condición: R0 = P’ (M + R0) (Ecuación 16) R1 = P’ R2 ’ [ R1 ta ]’10 ( M + R0 ) (Ecuación 17) R2 = P’ R1 ‘ ( [ R1 ta ] 10 + R2 ) (Ecuación 18) Solución final: R0 = { P + (M + R0) ‘ } ‘ (Ecuación 19) R1 = { P + R2 + [ R1 ta ]10 + ( M + R0 ) ‘ } ‘ (Ecuación 20) R2 = { P + R1 + ( [ R1 ta ] 10 + R2 )’} ‘ (Ecuación 21)
Page 1 and 2: METODOLOGÍA PARA LA TEMPORIZACIÓN
Page 3 and 4: Obsérvese que al implementar la ec
Page 5: Figura 6. Temporizador con retardo
Page 9 and 10: 3.- RESULTADOS. En el presente trab

Metodología para la temporización en sistemas lógicos secuenciales.

You also want an ePaper? Increase the reach of your titles

Delete template?

Save as template?