nombre de la práctica

Laboratorio de Microprocesadores El PPI 8255 su conexión y programación
NOMBRE DE LA PRÁCTICA
El PPI 8255 su conexión y programación
OBJETIVO ESPECÍFICO:
Aprender a programar y aplicar adaptadores de interfase
programables paralelos (PPI 8255)
INTRODUCCIÓN:
El circuito PPI (Interfaz Periférica Programable) 8255A de Intel es un dispositivo
programable de entrada/salida de propósito general diseñando para ser usado
con microprocesadores Intel.
Tiene 24 terminales de entrada/salida las cuales se pueden programar
individualmente en 2 grupos de 12 y se puede utilizar en 3 diferentes modos de
operación.
La figura nos muestra la distribución de terminales del chip y la estructura
interna de este dispositivo.
Buffer del Bus de Datos
Buffer bidireccional de 8 bits con habilidad de tercer estado en sus
terminales. Se utiliza para conectar el PPI al bus de datos del sistema.
Los datos son transmitidos o recibidos por el buffer a través del
programa , con las instrucciones de entrada o de salida. Las palabras de
control y el estado de la información también se transmiten a través del
buffer.
Lógica de Control de Lectura/Escritura
CS
PRACTICA N0.4
Este bloque maneja todas las transferencias internas y externas
relacionadas con los Datos, Control o Palabras de Estado. Acepta
entradas provenientes de los buses de Control y Direcciones del CPU y
emite comandos a los controles de grupos.
M.C. Carlos E. Canto Quintal - 38 -

Laboratorio de Microprocesadores El PPI 8255 su conexión y programación
Selección del chip. Un bajo en la entrada de esta terminal, habilita la
comunicación entre el 8255A y la CPU.
RD (READ)
Lectura. Un bajo en la entrada de esta terminal, habilita al 8255A para
enviar el dato o estado de la información al CPU a través del bus de
datos. Esto permite al CPU leer del 8255A.
WR (WRITE)
Escritura. Un bajo en la entrada de esta terminal, habilita al CPU para
escribir datos o palabras de control al 8255A.
A0 y A1
Reset
EL PPI 8255
BUS DE DATOS
RD
WR
A0
A1
RESET
CS
D0-D7
Estas señales de entrada, en conjunto con las señales RD y WR,
controlan la selección de uno de los tres puertos o los registros de la
palabra de control. Normalmente se conectan a los bits menos
significativos del bus de direcciones (A0 y A1).
Reinicialización. Un alto en la entrada de esta terminal limpia el registro
de control y todos los puertos (A, B, C) son colocados en el modo de
entrada.
M.C. Carlos E. Canto Quintal - 39 -
DIAGRAMA DE BLOQUES DEL 8255
Buffer de
Buffer de
bus
bus
de
de
datos
datos
Lógica
Lógica
de
de
control
control
de
de
escritura/
escritura/
lectura
lectura
Control
Control
del
del
grupo
grupo
A
A
BUS DE DATOS
INTERNO
8 BITS
Control
Control
del
del
grupo B
grupo B
Grupo
Grupo
A
A
Puerto A
Puerto A
Grupo A
Grupo A
Puerto C
Puerto C
4 altos
4 altos
Grupo B
Grupo B
Puerto C
Puerto C
4 bajos
4 bajos
Grupo
Grupo
B
B
Puerto B
Puerto B
Microprocesadores
E/S
PA0-PA7
E/S
PC7-PC4
E/S
PC3-PC0
E/S
PB7-PB0
Carlos Canto Q.

Laboratorio de Microprocesadores El PPI 8255 su conexión y programación
Puertos A, B, C
El 8255A contiene 3 puertos (A, B, C) de 8 bits cada uno. Todos pueden ser
configurados en una variedad de modos funcionales a través del software desde
el sistema, pero cada uno tiene sus características especiales.
Puerto A. Como puerto de salida de datos de 8 bits tiene latch y buffer y como
latch de entrada de datos de 8 bits.
Puerto B. Una entrada/salida de datos de 8 bits con latch/buffer y una entrada
de datos de 8 bits con buffer.
D0-D7
RESET
CS
RD
WR
A0,A1
PA7-PA0
PB7-PB0
PC7-PC0
VCC
GND
BUS DE DATOS
ENTRADA DE RESET
SELECCIÓN DE CHIP
ENTRADA DE LECTURA
ENTRADA DE ESCRITURA
DIRECCIÓN DE PUERTOS
PUERTO A
PUERTO B
PUERTOC
ALIMENTACIÓN +5V
TIERRA
Puerto C. Una salida de datos de 8 bits latch/buffer y una entrada de datos de 8
bits buffer únicamente. Este puerto puede ser dividido en dos puertos de 4 bits
bajo el modo de control. Cada puerto de 4 bits contiene un latch de 4 bits y este
puede ser usado para el control de las señales de estado de entrada en conjunto
con los puertos A y B.
Selección del modo
Hay tres modos básicos de operación que pueden ser seleccionados por el
software del sistema usando la palabra de control correspondiente:
Modo 0. Modo básico de entrada/salida.
Modo 1. Modo de "Strobe" de entrada/salida.
Modo 2. Modo de bus bidireccional.
PALABRA DE CONTROL
Antes de poder usar el PPI, primero debe ser configurado, inicializado o
programado. La forma en la que se hace esto, es escribiendo através del
programa una palabra (byte) de control al registro de control. Se programa en
grupos, se tiene el grupo A y el grupo B
La palabra de control de programación de modo, consta de 8 bits que van desde
D0 hasta D7, donde D0 es el bit menos significativo (LSB) y D7 es el bit más
significativo (MSB).
M.C. Carlos E. Canto Quintal - 40 -
PA3
PA2
PA1
PA0
RD
CS
GND
A1
A0
PC7
PC6
PC5
PC4
PC0
PC1
PC2
PC3
PB0
PB1
PB2
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
Microprocesadores
PA4
PA5
PA6
PA7
WR
RESET
D0
D1
D2
D3
D4
D5
D6
D7
VCC
PB7
PB6
PB5
PB4
PB3
Carlos Canto Q.

Laboratorio de Microprocesadores El PPI 8255 su conexión y programación
EL PPI 8255
FORMATO DE LA
DEFINICIÓN DEL
MODO
Bandera
Bandera
de
de
activar
activar
modo
modo
1=activo
1=activo
EL PPI 8255
PALABRA DE CONTROL
D7
D7
D6
D6
D5
D5
D4
D4
D3
D3
D2
D2
D1
D1
D0
D0
D7
D7
D6
D6
D5
D5
D4
D4
D3
D3
D2
D2
D1
D1
D0
D0
X X X
No importa
PALABRA DE CONTROL
M.C. Carlos E. Canto Quintal - 41 -
Bit
Bit
set/
set/
rest
rest
1=set
1=set
0=reset
0=reset
Bit seleccionado
0
1 2 3 4 5 6
Microprocesadores
GRUPO
GRUPO
B
Puerto
Puerto
C (bits
(bits
bajos)
bajos)
1=entrada
1=entrada
0=salida
0=salida
Puerto
Puerto
B
B
1=entrada
1=entrada
0=salida
0=salida
Selección
Selección
de
de
modo
modo
0=modo
0=modo
0
0
1=modo1
1=modo1
GRUPO
GRUPO
A
Puerto
Puerto
C (bits
(bits
altos)
altos)
1=entrada
1=entrada
0=salida
0=salida
Puerto
Puerto
A
A
1=entrada
1=entrada
0=salida
0=salida
Selección
Selección
de
de
modo
modo
00=modo
00=modo
0
0
01=modo1
01=modo1
1x=modo2
1x=modo2
Microprocesadores
0 1 0 0 1 1 1 1 B0
0 0 1 1 0 0 1 1 B1
0 0 0 1 0 1 0 1 B2
bandera
bandera
de
de
activar/desactivar
activar/desactivar
bit
bit
0=activo
0=activo
FORMATO PARA ACTIVAR/DESACTIVAR UN BIT DEL PUERTO C
7
Carlos Canto Q.
Carlos Canto Q.

Laboratorio de Microprocesadores El PPI 8255 su conexión y programación
El grupo A: formado por el puerto A y Puerto C [superior (C7 - C4)]
ElGrupo B : formado por el Puerto B y Puerto C [inferior (C3 - C0)]
Al registro de control solo se puede escribir, no se permite la operación de
lectura de la palabra de control.
EL PPI 8255
Modos de operación.
Modo 0: Operación simple de E/S sin protocolo.
Se le asigna operaciones de entrada y salida a cada uno de los tres puertos
No se usa un protocolo (handshaking) para el intercambio de los datos. Los
datos simplemente se escriben a o leen de un puerto específico.
DEFINICIÓN FUNCIONAL BÁSICA DEL MODO 0
♦ Se tiene 2 puertos de 8 bits y 2 de 4 bits.
♦ Cualquier puerto puede ser entrada o salida
♦ Las salidas tienen LATCH (cerrojo)
♦ Las entradas no tiene LATCH
♦ Hay 16 posibles configuraciones de entrada/salida en este modo
CPU
A1
.
M.C. Carlos E. Canto Quintal - 42 -
A1
0
0
1
0
0
1
1
.
x
1
x
.
A0
0
1
0
0
1
0
1
.
x
1
x
.
RD
0
0
0
1
1
1
1
.
x
0
1
.
WR
1
1
1
0
0
0
0
.
x
1
1
.
CS
0
0
0
0
0
0
0
.
1
0
0
Microprocesadores
Tabla de verdad de la operación del PPI 8255
WR
A0
Bus
Bus
de
de
datos
datos
BUFFER
BUFFER
TRI
TRI
STATE
STATE
LATCH
LATCH
Selector
Selector
de
de
puertos
puertos
8255
operación de entrada (leer)
Puerto A�bus de datos
Puerto B�bus de datos
Puerto C�Bus de Datos
operación salida (escribir)
Bus de datos�puerto A
Bus de datos�puerto B
Bus de datos�puerto C
Bus de datos�reg. control
Función de deshabilitado
Bus de datos � en tri state
Condición ilegal
Bus de datos � en tri state
Puerto
Puerto
A
Periférico
Periférico
de
de
salida
salida
Carlos Canto Q.
Tiene Tiene LATCH LATCH a la la
salida, salida, tal tal que que el el dato dato
enviado por por el el CPU CPU
queda queda asegurado y
disponible para para el el
periférico de de salida. salida. El El
dato dato se se retiene retiene hasta hasta
que que se se escriba escriba uno uno
nuevo.
nuevo.

Laboratorio de Microprocesadores El PPI 8255 su conexión y programación
CPU
A1
RD
A0
Modo 1 : Entrada/Salida con protocolo (handshaking).
(Strobed Input/Output)
El puerto A y el puerto B usan las líneas del puerto C para generar o aceptar
señales de handshaking en modo de pulsos (strobes).
Características:
Bus
Bus
de
de
datos
datos
BUFFER
BUFFER
TRI
TRI
STATE
STATE
Selector
Selector
de
de
puertos
puertos
8255
♦ 2 grupos (grupos A y B)
♦ Cada grupo contiene 8 bits de puerto de datos y 4 bits de puerto de
control/datos.
♦ Cada puerto de datos de 8 bit puede usarse como entrada o como salida
independientemente.
♦ Tanto las entradas como las salidas tienen “latches “
♦ El puerto de 4 bits se usa para control y status del puerto de datos de 8 bits.
Señales de Control o protocolo (handshaking)
Entrada:
STB (Strobe Input): Un nivel bajo en esta entrada, carga los datos en el latch de
entrada.
IBF (Input Buffer Full F/F): Un nivel alto en esta salida indica que el dato ya fue
cargado en el latch de entrada. IBF se pone en alto por un nivel bajo en STB y se
M.C. Carlos E. Canto Quintal - 43 -
Puerto
Puerto
A
A
Periférico
Periférico
de
de
entrada
entrada
Operado como como
entrada, no no tiene tiene
latch. latch. Esto Esto implica implica
que que el el periférico de de
entrada debe debe
sostener el el dato dato
hasta hasta que que la la CPU CPU lo lo
lea lea .
.

Laboratorio de Microprocesadores El PPI 8255 su conexión y programación
pone en bajo debido al flanco positivo de la entrada RD. IBF se hace 1 cuando
STB es 0 y se hace 0 con el flanco de subida de la señal RD, es decir, cuando la
CPU ha leído el dato.
STBA (Strobe input) Un 0 en esta línea de entrada al 8255 carga un dato en el
latch del PUERTO A.
IBFA (Input buffer full) Un 1 en esta línea de salida indica que el dato ha sido
cargado en el latch.
Salida: OBFA (Output buffer full) Esta línea de salida será 0 para indicar
que la CPU ha puesto un dato en el PUERTO A y que este debe
ser recogido por el dispositivo exterior.
OBF será 0 con el flanco de subida de la señal WR y se hará 1
cuando la señal de entrada ACK sea 0.
ACKA (Acknowledge input) Un 0 en esta entrada informa al 8255
de que los datos del PUERTO A han sido leídos. Esencialmente
es una respuesta del dispositivo periférico indicando que ha sido
recibido el dato enviado por la CPU.
Interrupción:
INTR (Pedido de Interrupción): Un nivel alto en esta salida se puede usar para
interrumpir al Procesador. INTR se pone en alto cuando STB está en 1, IBF
está en 1 e INTE está en 1. Se pone en 0 con el flanco negativo de RD.
Para entradas
INTRA es 1 cuando STBA es 1, IBFA es 1 e INTEA es 1.
Para salidas
INTRA es 1 cuando ACKA es 1, OBFA es 1 e INTEA es 1.
Puerto A en modo 1.
Puerto B en modo 1.
M.C. Carlos E. Canto Quintal - 44 -

Laboratorio de Microprocesadores El PPI 8255 su conexión y programación
LECTURA DEL PUERTO C EN MODO 1
Cronograma del modo 1.
Modo 2: Bidireccional con protocolo.
(Strobed Bidirectional Bus I/O)
Características:
Permite enviar datos a, o recibir datos de un periférico mediante un único bus de
8 bits bidireccional; con señales de handshaking para mantener el flujo de datos
sobre el bus de datos de una manera similar al MODO 1. También se pueden
generar interrupciones y dispone también de funciones de enable/disable.
♦ Usa sólo el Grupo A.
♦ Tiene un bus bidireccional de 8 bits (puerto A) y un puerto de control de 5 bits
(puerto C).
♦ Se latchean tanto las entradas como las salidas.
M.C. Carlos E. Canto Quintal - 45 -

Laboratorio de Microprocesadores El PPI 8255 su conexión y programación
♦ El puerto de control de 5 bits se usa para control y status del bus bidireccional
de 8 bits.
Señales de Control
INTR (Interrupt Request): Un nivel alto en esta salida sirve para interrumpir al
8088 tanto en operaciones de entrada como de salida.
Operaciones de Salida
OBF (Output Buffer Full): Esta salida pasa a un nivel bajo para indicar que el
8088 escribió un dato en el puerto A.
ACK (Acknowledge): Un nivel bajo en esta entrada habilita el buffer de salida
del puerto A para enviar datos al periférico (el periférico lee al 8255). En otro
caso, el buffer de salida permanece en alta impedancia.
INTE 1 (El flip-flop INTE asociado con OBF): controlado por el bit set/reset de
PC6.
Operaciones de Entrada
STB (Strobe Input): un nivel bajo en esta entrada carga el dato en el latch de
entrada.
IBF (Input Buffer Full F/F): Un nivel alto en esta salida indica que el dato fue
cargado en el latch de entrada.
INTE 2 (El flip-flop INTE asociado con IBF): controlado por bit set/reset de
PC4.Modo 2:
M.C. Carlos E. Canto Quintal - 46 -
Puerto A en modo 2.
Lectura del puerto C en modo 2

Laboratorio de Microprocesadores El PPI 8255 su conexión y programación
Cronograma del modo 2.
CARACTERISTICAS ELECTRICAS DE LOS PUERTOS
Los 3 puertos tienen una especificación de corriente IOL de 1.7 mA y una
especificación de IOH de 200 uA. Esto significa que puede manejar directamente
una carga TTL estándar ó 4 cargas TTL LS.
CARACTERISTICAS DE CARGA DEL 8255
Las 8 líneas de los puertos B y C pueden suministrar hasta 1 mA a 1.5 Volts.
Esto es útil para manejar relevadores de estado sólido y transistores así como,
drivers tipo Darlington y Displays de alto voltaje que requieren esa fuente de
corriente
Pero no son capaces de absorver la corriente típica de un Led de 10 a 20 mA.
Para este fin se deberá usar un buffer TTL.
M.C. Carlos E. Canto Quintal - 47 -

RESET
Laboratorio de Microprocesadores El PPI 8255 su conexión y programación
CONEXIÓN Y PROGRAMACIÓN DEL 8255 CON EL Z80
En la figura se ilustra un ejemplo de la conexión del 8255 con el Z80,
asignándole como dirección base 10H.
EL PPI 8255
RST
Circuito
Circuito
de reset
de reset
Z80
RESET
RD
IORQ
WR
A0
A1
A2
A3
A4
A5
A6
A7
Lectura = entrada de datos por el puerto
Ejemplo de Conexión del PPI con el Z80
Bus
Bus
de
de
Datos
Datos
Bus de Direcciones (Bajo)
Bus de Direcciones (Bajo)
A2
A3
A5
A6
A7
A4
74LS138
A
B
C
G1A
G1B
G2
PPI PPI
8255 8255
Escritura = salida de datos
El reset del 8255 es activo en “1” por eso se requiere el inversor.
REGISTROS DE LECTURA Y ESCRITURA DEL 8255.
M.C. Carlos E. Canto Quintal - 48 -
Y0
RD
WR
A0
A1
RESET
CS
A7
0
Selección del chip 8255
A6
0
A5
0
A4
1
Microprocesadores
Use un decodificador 74LS138 para
asignarle al PPI una dirección base de 10H
Grupo A
Puerto A
Puerto CL
Puerto CH
Puerto B
Grupo B
A3
0
Direcciones
Direcciones
válidas
válidas
para
para
el
el
PPI:
PPI:
10h
10h
�
�
puerto
puerto
A
11h
11h
�
�
puerto
puerto
B
B
12H
12H
�
�
puerto
puerto
C
13H
13H
�
�
r.
r.
control
control
A2
0
Selección de
puerto del
PPI
A1
X
A0
X
Carlos Canto Q.

Laboratorio de Microprocesadores El PPI 8255 su conexión y programación
Las direcciones de los cuatro registros de lectura / escritura del 8255 según
nuestro ejemplo analizando son 10H, 11H, 12H, 13H.
Las direcciones de los puertos A y C siempre serán PARES ya que A0=0
Las direcciones de los puertos B y de control siempre serán IMPARES ya que
A0=1.
EJEMPLO DE CONFIGURACIÓN DE LOS PUERTOS EN MODO 0:
Se desea que todos los puertos del PPI sean configurados como salidas, La
palabra de control para lograrlo es: (10000000B) 80H.
Se carga esta palabra de control al registro de control
LD A,80H
OUT (13H),A
Una vez que el puerto ha sido configurado o programado, ya queda habilitado
para poder escribir a cualquier puerto usando la instrucción OUT del Z80.
Deseamos escribir un (00100011B) 23H a las salidas del puerto A, (01000001B)
41H al puerto B y (10010011B) 93H al puerto C.
Programa
LD A,23H
OUT (10H),A
LD A,41H
OUT (11H),A
LD A,93H
OUT (12H),A
CORRELACIÓN CON TEMAS DEL PROGRAMA VIGENTE:
Con esta práctica se cubre algunos de los aspectos de la unidad II: Interfases
MATERIAL Y EQUIPO NECESARIO:
1 CI PPI 8255
2 74LS244 (ó 74LS245)
1 CI 74LS138
5 Push Button NA
5 resistencias de 2.2 KΩ
8 LED´s rojos
8 LED´s verdes
16 resistencias de 220Ω
1 protoboard
1 Fuente de cd de 5 volts regulada
METODOLOGÍA (DESARROLLO DE LA PRÁCTICA):
M.C. Carlos E. Canto Quintal - 49 -

Laboratorio de Microprocesadores El PPI 8255 su conexión y programación
IORQ
Z80
CIRCUITO
DE
RESET
RD
WR
I.-Asegurando que el PPI tenga una dirección Base de 80H, arme el circuito mostrado
en el diagrama de abajo, en el mismo protoboard donde se encuentran los circuitos de
las prácticas anteriores.
II.- Implemente un programa que realice lo siguiente:
1.- Con la palabra de control para selección de modo, programe el puerto A y C
como salidas y el puerto B como entrada.
Hacer que los LEDs conectados en el puerto A, prendan y apaguen en secuencia
dando la impresión visible de luces rotando y que con las correspondientes teclas (
Izquierda, Derecha, rápido , Lento, paro) conectadas en el puerto B, se pueda
controlar el sentido, la velocidad y el paro de la rotación.
RESET
RESET
2.-Que también se pueda invocar desde el teclado en B ( con la tecla Parpadeo), la
acción de parpadeo de estos LEDs
3.-Usando la palabra de control para Activar/Desactivar bit del puerto C, hacer que
los LEDs conectados al Puerto C, prendan y apaguen en secuencia con apariencia
visible de rotación hacia la izquierda y que esta función sea invocada con la
correspondiente tecla del teclado en el Puerto B.
PRACTICA NUM.6
CONEXIÓN Y PROGRAMACIÓN DEL PPI 8255
BUS DE DATOS
D0-D7
BUS DE DIRECCIONES
A0-A7
9
10
12
13
(1/2) 74LS32
A0
A1
A2
A3
A4
A5
A6
A7
+5v
IORD
IOWR
80H-83H
DECODIFICADOR DE DIRECCIONES
DE PUERTOS DE E/S
LA DIRECCIÓN BASE SELECCIONADA
PARA EL PPI 8255 ES 80H
M.C. Carlos E. Canto Quintal - 50 -
16
8
11
1
2
A
3
B
4
C
5
G2AN
6
G2BN
G1
8
VCC
GND
74LS138
Y7N 7
Y6N 9
Y5N 10
Y4N 11
Y3N 12
Y2N 13
Y1N 14
Y0N 15
+5v
26
34
VCC
33
D0
32
D1
31
D2
30
D3
29
D4
28
D5
27
D6
D7
5
36
RD
WR
9
8
A0
A1
35
6
7
RESET
CS
GND
8255
4
PA0
3
PA1
2
PA2
1
PA3
40
PA4
39
PA5
38
PA6
37
PA7
18
PB0
19
PB1
20
PB2
21
PB3
22
PB4
23
PB5
24
PB6
25
PB7
14
PC0
15
PC1
16
PC2
17
PC3
13
PC4
12
PC5
11
PC6
10
PC7
+5V
+5V
20
VCC
17
15
2A4
13
2A3
11
2A2
8
2A1
6
1A4
4
1A3
2
1A2
1A1
1
19
1G
10
2G
GND
20
VCC
17
15
2A4
13
2A3
11
2A2
8
2A1
6
1A4
4
1A3
2
1A2
1A1
1
19
1G
10
2G
GND
74LS244
74LS244
3
2Y4
5
2Y3
7
2Y2
9
2Y1
12
1Y4
14
1Y3
16
1Y2
18
1Y1
2.2 K
3
2Y4
5
2Y3
7
2Y2
9
2Y1
12
1Y4
14
1Y3
16
1Y2
18
1Y1
+5V
C.CANTO
330 ohms
ARRANQUE
PARO
IZQUIERDA
DERECHA
PUERTO C
330 ohms

Laboratorio de Microprocesadores El PPI 8255 su conexión y programación
SUGERENCIA DIDÁCTICA:
1.- Responda las siguientes cuestiones:
¿Qué palabra de control debe ser cargada al registro de control del PPI para
configurarlo de la siguiente forma:?
a).- puerto A como salida, puerto B como entrada, puerto CL como salida y
Puerto CH como entrada ambos grupos en modo 0
b).-grupo A como entrada en modo 1 y el Grupo B como entrada en modo 0.
c).- Todos los puertos como salida en modo 1
2.- implemente un programa para que un display de 7 segmentos conectado al
puerto A , muestre el número de la tecla, del teclado de 8 bits conectado al
puerto B, que se oprima. Si se oprimen 2 ó más teclas que muestre una “E” en el
display indicando un error.
REPORTE:
I..-Reporte el diagrama de flujo, el programa en ensamblador, desarrollado
para realizar lo que se pide en la práctica (el archivo imprimible y
documentado).
II.-los cálculos realizados para la generación del retardo necesario para que la
rotación de los LEDs pueda verse a simple vista.
III.- Las soluciones a las cuestiones dada en la sección de sugerencia
didáctica
IV.- Reporte también sus conclusiones y comentarios
BIBLIOGRAFÍA:
• Manual de Zilog
• Manual del 8255
• Ramesh S. Gaonkar
The Z80 Microprocessor: Architecture, Interfacing,
Programming, and Design
Prentice Hall
M.C. Carlos E. Canto Quintal - 51 -