Mis primeros programas en assembler - Micros Designs
Mis primeros programas en assembler - Micros Designs
Mis primeros programas en assembler - Micros Designs
You also want an ePaper? Increase the reach of your titles
YUMPU automatically turns print PDFs into web optimized ePapers that Google loves.
4. . ; Si, rutina de interrupcion.<br />
5. .<br />
6. .<br />
7. Fin_ISR<br />
8. bcf PIR1,TMR2IF ; Borro bandera de control de Interrupcion.-<br />
9. retfie ; Salimos de interrupcion.-<br />
La USART del PIC16F628A.<br />
La USART puede configurarse como sistema asíncrono -full dúplex-, que puede comunicarse con dispositivos<br />
periféricos como ord<strong>en</strong>adores personales u otros microcontroladores, o puede configurarse como sistema<br />
síncrono -half dúplex-, que puede comunicarse con periféricos tales como circuitos integrados convertidores<br />
A/D y D/A, EEPROMs serie, etc.<br />
La USART del PIC puede ser configurada para operar <strong>en</strong> tres modos:<br />
Modo Asíncrono (Full dúplex, transmisión y recepción simultaneas)<br />
Modo síncrono Maestro (Hald duplex)<br />
Modo síncrono Esclavo (Hald duplex)<br />
Aquí solo trataré el modo asíncrono.<br />
Modo Asíncrono.<br />
En este modo la USART usa un formato estándar NRZ asíncrono, el cual para la sincronización usa: 1 bit de<br />
inicio (I), 8 o 9 bits de datos y 1 bit de paro (P). Mi<strong>en</strong>tras no se están transmiti<strong>en</strong>do datos la USART <strong>en</strong>vía<br />
continuam<strong>en</strong>te un bit de marca. El modo asíncrono se selecciona limpiando el bit SYNC del registro TXSTA<br />
(98H). El modo asíncrono es deshabilitado durante el modo SLEEP.<br />
Cada dato es transmitido y recibido com<strong>en</strong>zando por el LSB. El hardware no maneja bit de Paridad, pero el<br />
nov<strong>en</strong>o bit puede ser usado para este fin y manejado por software.<br />
El módulo Asíncrono de la USART consta de 3 módulos fundam<strong>en</strong>tales:<br />
El circuito de muestreo<br />
El g<strong>en</strong>erador de frecu<strong>en</strong>cia de transmisión (Baud Rate)<br />
El transmisor asíncrono<br />
El receptor asíncrono.<br />
El circuito de muestreo: El dato <strong>en</strong> la patita de recepción (RB1/RX/DT) es muestreado tres veces para poder<br />
decidir mediante un circuito de mayoría, si se trata de un nivel alto o un nivel bajo.<br />
El G<strong>en</strong>erador de Baud Rate (BRG)<br />
Este g<strong>en</strong>erador consiste de un contador/divisor de frecu<strong>en</strong>cia de 8 bits controlado por el registro SPBRG<br />
(99H) . De tal manera que la frecu<strong>en</strong>cia de transmisión se calcula de acuerdo a la tabla 1:<br />
Autor: Suky Mail: inf.pic.suky@live.com.ar Web: www.micros-designs.com.ar
Change language