Seminarios

More documents

Recommendations

Info

Simulación Diagrama de Flujo en el Diseño con VHDL Entrada VHDL Síntesis Compilación Optimización NETLIST Herramientas suministradas por fabricantes de chips y terceras partes NETLIST optimizado Se genera el layout para dispositivos PLD o ASIC Place & Route Dispositivo programado Herramientas suministradas sólo por los fabricantes de de chips. Introducción al diseño lógico con VHDL Sergio Noriega 2010
VHDL es un lenguaje portable y reusable ya que es independiente de la tecnología ó fabricante (Xilinx , Altera, Actel, QuickLogic, etc.). Sus sentencias a diferencia de un programa de software se ejecutan inherentemente en forma “concurrente” salvo aquellas que se incluyan dentro de un Procedimiento (Procedure), Proceso (Process) ó Función (Function) donde se ejecutarán en forma secuencial. Software para diseño: Existen varias herramientas EDA (Electronic Design Automation) para la síntesis, implementación y simulación de circuitos digitales. Algunas las proveen los fabricantes de chips: Quartus II ó MaxPlus II de Altera (aquí se usará el segundo), ISE suite de Xilinx, etc. Otras son de terceras partes por ejemplo los sintetizadores: Leonardo Spectrum de Mentor Graphics, Synplify de Synplicity, ModelSim de Model Technology, etc. Introducción al diseño lógico con VHDL Sergio Noriega 2010
Page 1 and 2: Seminario de extensión de la cáte
Page 3 and 4: Historia de de VHDL VHDL fue diseñ
Page 5: Características y Ventajas de VHDL
Page 9 and 10: Una librería es una colección de
Page 11 and 12: USE ieee.std_logic_1164: Especifica
Page 13 and 14: Librería en VHDL: Contenido del ar
Page 15 and 16: Arquitectura (Architecture) La arqu
Page 17 and 18: PUERTOS EN VHDL Los puertos de una
Page 19 and 20: SIGNAL: Las señales representan v
Page 21 and 22: Tipos de descripciones en VHDL En H
Page 23 and 24: DISEÑO ESTRUCTURAL Es una forma de
Page 25 and 26: DISEÑO ALGORÍTMICO Otra forma de
Page 27 and 28: DISEÑO ALGORITMICO Ejemplo multipl
Page 29 and 30: DISEÑO POR FLUJO DE DATOS Ejemplo
Page 31 and 32: DISEÑO POR FLUJO DE DATOS Ejemplo
Page 33 and 34: EJEMPLO de asignación concurrente
Page 35 and 36: EJEMPLO de uso de LOOP (asignación
Page 37 and 38: Diseño de Compuertas Ejemplo: mode
Page 39 and 40: Diseño de Flip-Flops Flip-Flop tip
Page 41 and 42: Diseño de Flip-Flops Flip-Flop tip
Page 43 and 44: Diseño de Flip-Flops II Registro d
Page 45 and 46: Diseño de Contadores Contador bina
Page 47 and 48: Diseño de Registro de Desplazamien
Page 49 and 50: Diseño de Máquinas de Estado Ejem
Page 51 and 52: Diseño de Barrel Shifters Ejemplo:
Page 53 and 54: Diseño de comparadores Ejemplo: Di
Page 55 and 56: Diseño de Unidad Aritmético-Lógi
Page 57 and 58:
Diseño de Unidad Aritmético-Lógi
Page 59 and 60:
MODELADO POR COMPORTAMIENTO LIBRARY
Page 61 and 62:
TEST BENCH EN VHDL La simulación e
Page 63 and 64:
TEST BENCH EN VHDL Ejemplo de simul
Page 65 and 66:
TEST BENCH EN VHDL Ejemplo de simul
show all

Seminarios

Create successful ePaper yourself

Delete template?

Save as template?