Protocolo de 4 Fases - Escuela Politécnica Superior

Fig. 4: Diagrama esquemático del flip-flop RS.Como se describe en la simulación de la figura 5, en el primer instante todas las señalesestán en cero, condición de inicialización. A continuación se activa la señal de “RESET”,preparando al circuito para su funcionamiento. Cuando se presenta un cambio de nivel enla señal de set “S”, la salida del flip-flop se activa poniendo a “Q” en alto. Al siguientecambio de la señal “S” (‘1’ ‘0’), la salida no presenta cambios, permaneciendo con elestado anterior. Al cambiar la señal de “R” (‘0’‘1’), se presenta un movimiento en lasalida (‘1’‘0’) pasando a condiciones de reposo del flip-flop. Aunque se presente unnuevo cambio en la señal “R”, la salida permanece con el estado anterior.Fig. 5: Simulación lógica del flip-flop RSPara construir un BCA de 4 fases, se requieren dos componentes flip-flop RS y algunaspuertas lógicas AND e inversores. Este BCA tiene 3 entradas (“R_I”,”A_O” y “RESET”) y3 salidas (“R_O”,”A_I” y “X”). El esquema se muestra en la figura 6. [10]La entrada “R_I” y la salida “A_I” serán conectadas al bloque “I” anterior (no dibujado)y las señales “R_O” y “A_O” al bloque BCA posterior “O” (no dibujado). La señal “XI” esconectada a la señal de captura del latch, la cual controlará el paso de los datos. La señal de“RESET” pone a ‘0’ todas las salidas en un tiempo inicial, como condición obligatoria deuna transmisión correcta.Fig. 6: Diagrama esquemático del BCA de 4 fases, utilizando filp-flops RS.