Spécification, vérification et optimisation des systèmes temps réel ...
Spécification, vérification et optimisation des systèmes temps réel ...
Spécification, vérification et optimisation des systèmes temps réel ...
Create successful ePaper yourself
Turn your PDF publications into a flip-book with our unique Google optimized e-Paper software.
Syntèse de circuit optimisée<br />
■ Transformation de graphes<br />
– Défactorisation (data parallélisme)<br />
– Refactorisation (pipe-line, r<strong>et</strong>iming)<br />
– Jusqu’à contraintes <strong>temps</strong> réel satisfaites<br />
■ Implantation de graphe factorisé<br />
– somm<strong>et</strong> factorisé = composant VHDL<br />
exécuté répétitivement sur diff. données<br />
– hyperarc factorisé = signal VHDL<br />
– composant/signaux contrôlés par<br />
compteurs/multiplexeurs/registres
Change language