Architecture Matérielle TD6 Soluce Les bascules, registres et ...

Architecture Matérielle TD6 Soluce
Les bascules, registres et mémoires.
1) Rappelez le schéma et l’équation entre Q et D modélisant le
comportement d’une bascule.
D
Q
D Ck Q n
+
0 0 1
n +
reset
clk
Q
1 1 0
X 0 Q n n
Q n + = D n
2) Rappelez le schéma d’un registre à décalage de 4 bits.
Entrée
D Q1 D Q2 D Q3 D Q4
clk
clk clk clk clk
3) Compléter le chronogramme correspondant au registre de la question 2).
Mettre en évidence sur ce chronogramme le décalage des données.
clk
Entrée
Q1
Q2
Q3
Q4

4) Où peut-on récupérez les sorties parallèles. L’indiquer sur le schéma du
registre à décalage.
Sortie parallèle
Entrée
Série
D Q1 D Q2 D Q3 D Q4
Sortie
Série
clk
clk clk clk clk
5) Proposez une solution avec des MUXs et un signal de choix P/S à 1 quand
on veut un chargement parallèle sur le schéma du registre à décalage.
P/S
Sortie parallèle
Entrée
Série
0
1
D Q1
0
D Q2 0 D Q3
0
D Q4
1
1
1
Sortie
Série
clk
clk clk clk clk
Entrée parallèle
6) Quelles peuvent être les applications d’un tel registre.
• SISO : L'information que l'on veut introduire dans le registre est
présentée à l'entrée de la première bascule. Lors d'une impulsion
d'horloge, le bit d'information est introduit dans le registre, et tous
les autres bits sont décalés. Le bit qui était mémorisé dans la
dernière bascule est perdu s'il n'est pas stocké ou réinséré dans la
structure d'une manière quelconque. Les registres SISO sont
utilisés pour réaliser des lignes à retard numériques. Le délai entre

l'entrée de l'information dans le registre et sa sortie dépend du
nombre de bascules et de la fréquence d'horloge.
• PIPO : En décalant tous les bits d'un nombre binaire vers la droite
ou vers la gauche, on divise ou on multiplie le nombre par 2. Un
registre PIPO peut donc être utilisé pour effectuer des calculs
(multiplication ou division par une puissance de 2). Il suffit
d'opérer le nombre adéquat de décalages vers la gauche ou la
droite entre le moment où l'on introduit les bits dans le registre et
le moment où on les récupère.
• PISO et SIPO : Ces deux types de registres sont utilisés dans les
liaisons série ; ils forment la base des UART et des modems.
Imaginons que l'on veuille transmettre une information entre deux
ordinateurs distants de quelques mètres ou dizaines de mètres.
Transmettre l'information sous forme "parallèle" nécessiterait au
moins 9 fils (8 pour les 8 bits, un pour la masse), sans compter les
fils supplémentaires pour le dialogue entre les ordinateurs. Il est
plus simple d'employer un registre PISO pour envoyer les bits
constituant chaque octet que l'on désire transmettre en une suite
de 8 bits apparaissant l'un après l'autre sur une seule ligne. Au
bout de la ligne, un registre SIPO reçoit les bits qui arrivent à la
queue-leu-leu et reconstitue des octets qui sont transmis à
l'ordinateur de destination.
7) Donnez les équations reliant D 2 , Q 2 , Q 2 + , D 1 , Q 1 , Q 1
+
du circuit suivant :
Q 2
D 2
Q 2
Q 1
Q 2
D 1
Q 1
Q 1
clk
clk
clk
On sait Q 1 + = D 1 et Q 2 + = D 2 . De plus D 2 = Q 1 xor Q 2 et D 1 = Q 1 .
Donc on obtient : Q 1 + = Q 1 et Q 2 + = Q 1 xor Q 2

8) Grâce à ces équations donnez la table de transition du circuit.
Q 2 Q 1
+
Q 2
0 0 1 1
0 1 0 0
1 0 0 1
1 1 1 0
Q 1
+
9) En déduire la fonctionnalité du circuit.
On voit que si on initialise la sortie des bascules à (0,0) la sortie suivante
est (1,1) puis (1,0) puis (0,1) puis (0,0). On a donc en sortie du circuit la
séquence 0 -> 3 -> 2 -> 1 -> 0, c’est un décompteur 4 bits.
10) Donnez le code VHDL d’un bascule avec un reset asycnhrone :
ENTITY bascule_d is port(
d, clk, reset : in std_logic ;
q : out std_logic;
);
ARCHITECTURE comport OF bascule_d IS
BEGIN
bascule : PROCESS (clk, reset)
BEGIN
IF reset = '1' THEN
q

Avantage DRAM/SRAM :
Le point mémoire des DRAM est moins encombrant que le point mémoire
SRAM
plus grande densité d'intégration
coût par bit d'une DRAM < coût par bit d'une SRAM
Avantage SRAM/DRAM :
Les DRAM présentent des contraintes fortes d'utilisation : il est nécessaire de
rafraîchir régulièrement le contenu de la mémoire à cause des courants de
fuite et de réécrire les données après leur lecture car l'opération de lecture
efface la donnée mémorisée. Pour des applications avec des contraintes
temporelles fortes, on utilise de préférence de la SRAM (mémoire cache).